电工电子技术 少学时 第2版 作者 罗厚军 第10章 时序逻辑电路.pptVIP

*10.4　555集成定时器及应用 3.多谐振荡器 图10-39 555定时器构成的多谐振荡器连线图 *10.4　555集成定时器及应用 图10-40　多谐振荡器工作波形图 1.触发器是数字电路的另一种基本逻辑单元。2.由于输入方式以及触发器状态随输入信号变化的规律不同，各种触发器在具体的逻辑功能上又有所差别。3.时序逻辑电路具有记忆功能，它的输出状态不仅与输入状态有关而且还与触发脉冲到来前电路的状态有关。4.从应用实践出发，最后着重介绍了555定时器以及利用 555定时器构成施密特触发器、单稳态触发器和多谐振荡器。 本 章 小 结 10.3　计数器 图10-20　例10.4电路图 解：电路由3个JK触发器构成，均由时钟CP触发，CP0=CP1=CP2=CP，故电路为同步时序电路。(1)初步分析。 例10.4　分析图10-20所示电路的逻辑功能。 10.3　计数器 (2)写出驱动方程和输出方程。 (3)求状态方程。 10.3　计数器 (4)将输入信号和现态的各种取值组合代入状态方程，得到状态表，见表10-12。(5)由状态表作如图10-21所示状态图。 图10-21　例10.4状态图 10.3　计数器 表10-12　例10.4状态表 10.3　计数器 (6)确定逻辑功能。 由电路的输出方程可知，电路在出现100状态时，C=1。可将此信号看作一个进位脉冲信号，每来五个时钟CP，C输出一个正脉冲。 由以上分析可知，该电路是一个同步五进制（模5）的加法计数器。能够自启动。 10.3　计数器 例10.5　分析图10-22所示电路的逻辑功能。假设各触发器的初态为0。解：这也是一个同步时序逻辑电路，但与例10.4电路不同，该电路具有外部输入信号X。(1)初步分析。(2)列驱动方程和输出方程。 10.3　计数器 图10-22　例10.5电路图 10.3　计数器 (4)列状态表。(5)由状态表作图10-23所示状态图。 (6)确定逻辑功能。 (3)列电路状态方程。 图10-23　例10.5状态图 10.3　计数器 表10-13　例10.5 状态表 10.3　计数器 10.3.3　中规模集成计数器 中规模集成计数器一般由4个集成触发器和若干个门电路，经内部连接工艺的方法集成在一块硅片上。1.集成二进制计数器(1)集成计数器74LS161的功能和应用　图10-24a、b所示分别是74LS161的逻辑符号图和引脚图。 图10-24　74LS161计数器 10.3　计数器 表10-14　74LS161功能表 由表10-14得出74LS161具有以下功能： 1) 异步清零 。2) 同步预置功能。3) 同步二进制加法计数功能。4) 保持功能。 10.3　计数器 图10-25　例10.6用74LS161实现十六进制加法计数器 例10.6　用一片74LS161构成十六进制加法计数器。解：根据74LS161的功能，可以方便地用74LS161实现二进制模16加法计数器。该电路连线图和状态图如图10-25所示。 10.3　计数器 解：一片74LS161能实现模16二进制计数器，因此选用两片74LS161可以构成模256的二进制计数器。其电路连线图如图10-26所示。图中，计数器74LS161(Ⅱ)的状态Q3～Q0作为高4位，计数器74LS161(Ⅰ)的CO端与计数器74LS161(Ⅱ)的CTP和CTT相连接，这样只要当计数器74LS161(Ⅰ)计满1111时，计数器74LS161(Ⅱ)的计数使能端才起作用，即在计数脉冲上升沿的作用下，实现“加1”计数。显然，该电路能实现模256的二进制加法计数。 图10-26　例10.7用74LS161组成模256二进制计数器连线图 例10.7　用74LS161组成模256的二进制计数器。 10.3　计数器 (2)集成二进制计数器74LS163　4位同步二进制加法计数器74LS163的功能见表，其逻辑符号和引脚图如图10-27所示。 图10-27　74LS163集成二进制计数器的逻辑符号和引脚图 10.3　计数器 表10-15　74LS163功能表 2.集成十进制计数器(1)集成74LS160计数器性能简介　74LS160的逻辑符号、引脚图与74LS161是相同的，只不过74LS160是十进制同步加法器，而74LS161是4位二进制同步加法器。(2)十进制可逆集成计数器74LS192　74LS192是同步、可预置十进制可逆计数器，其功能表见表10-16。 10.3　计数器 表10-16　74LS192功能表 ① 该器件为双时钟工作方式，CPU是加法计数时钟输入端，CPD是减法计数脉冲输入端，均为上升沿触发，采用8421BCD码计数。② CR为异步清零端，高电平有效