EDA技术实用教程—Verilog_HDL版(第四版) 作者 潘松 黄继业 潘明 第6章 EDA工具应用深入.pptVIP

第6章 EDA工具应用深入 6.1 LPM计数器模块调用 6.1 LPM计数器模块调用 6.1 LPM计数器模块调用 6.1 LPM计数器模块调用 6.1 LPM计数器模块调用 6.1 LPM计数器模块调用 6.1 LPM计数器模块调用 6.1 LPM计数器模块调用 6.1 LPM计数器模块调用 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.2 流水线乘法累加器设计 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.3 LPM_RAM模块的设置 6.4 LPM_ROM的定制和使用示例 6.4 LPM_ROM的定制和使用示例 6.4 LPM_ROM的定制和使用示例 6.4 LPM_ROM的定制和使用示例 6.4 LPM_ROM的定制和使用示例 6.4 LPM_ROM的定制和使用示例 6.4 LPM_ROM的定制和使用示例 6.4 LPM_ROM的定制和使用示例 6.4 LPM_ROM的定制和使用示例 6.5 在系统存储器数据读写编辑器应用 6.5 在系统存储器数据读写编辑器应用 6.5 在系统存储器数据读写编辑器应用 6.5 在系统存储器数据读写编辑器应用 6.6 FIFO定制 6.6 FIFO定制 6.7 嵌入式锁相环ALTPLL调用 6.7 嵌入式锁相环ALTPLL调用 6.7 嵌入式锁相环ALTPLL调用 6.7 嵌入式锁相环ALTPLL调用 6.7 嵌入式锁相环ALTPLL调用 6.7 嵌入式锁相环ALTPLL调用 6.8 数控振荡器核使用方法 6.8 数控振荡器核使用方法 6.8 数控振荡器核使用方法 6.8 数控振荡器核使用方法 6.8 数控振荡器核使用方法 6.8 数控振荡器核使用方法 6.8 数控振荡器核使用方法 6.9 FIR核使用方法 6.9 FIR核使用方法 6.9 FIR核使用方法 6.10 单片机IP核应用 6.10 单片机IP核应用 6.10 单片机IP核应用 6.11 DDS实现原理与应用 6.11 DDS实现原理与应用 6.11 DDS实现原理与应用 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 （4）生成仿真文件 （5）加入IP授权文件 （6）选择目标器件，然后对生成的模块进行编译及功能检测 (6-1) (6-2) 6.11.1 DDS原理 6.11.1 DDS原理 6.11.2 DDS信号发生器设计 6-1．查表式硬件运算器设计 6-3 八位数码显示频率计设计 6-3 八位数码显示频率计设计 6-3 八位数码显示频率计设计 6-4．简易逻辑分析仪设计 6-4．简易逻辑分析仪设计 6-6 移相信号发生器设计 6-7 4X4阵列键盘键信号检测电路设计 6.3.3 测试LPM_RAM 6.3.4 存储器的Verilog文本描述及相关属性应用 6.3.4 存储器的Verilog文本描述及相关属性应用 1．存储器端口描述 2．存储器的Verilog一般描述 3．存储器初始化文件属性应用 4．文本方式调用存储器LPM模块 4．文本方式调用存储器LPM模块 6.4.1 LPM_ROM定制和测试 6.4.1 LPM_ROM定制和测试 6.4.2 LPM存储器模块取代设置 6.4.3 正弦信号发生器设计 6.4.3 正弦信号发生器设计 6.4.3 正弦信号发生器设计 6.4.3 正弦信号发生器设计 6.4.4 硬件实现和测试 6.4.4 硬件实现和测试 （1）打开在系统