电工学 电子技术 作者 董传岱 11.pptVIP

存储矩阵：由存储单元(即位)构成，一个存储单元存储一位二进制数码“1”或“0”。存储器是以字为单位进行存储的。 9.1 触发器 特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保存 下来，即具有记忆功能。 触发器是一种具有记忆功能的逻辑单元电路，它能 储存一位二进制码,是构成时序电路的基本逻辑单元。 9.1.1 RS触发器 基本RS触发器 图9-1 基本RS触发器 a) 逻辑图 b） 逻辑符号 表9-1 基本RS触发器的状态表 不允许 0 0 不变 1 1 1 1 0 0 0 1 Q RD SD 从上述可知：基本RS触发器有两个稳定状态—置位状态和 复位状态，并具有接收输入信号以及存储或记忆的功能，其 状态表见表9-1。 两种近似量化方法：去尾法和四舍五入法。 11.4.2 逐次比较型A/D转换器 逐次比较转换过程和用天平称物体的重量非常相似。 如分别用重4g,2g,1g的砝码去秤重5g的物体，秤重过程 如表11-4所示. 逐次比较型A/D转换器原理框图如图所示，是由顺序脉冲发 生器，逐次逼近寄存器，D/A转换器和电压比较器等几部分 组成。 逐次比较型A/D转换器电路如图所示。 11.4.3 集成A/D转换器 ADC0804是用CMOS集成工艺制成的逐次比较型模数转 换芯片。 11.4.4 A/D转换器的主要技术指标 1．分辨率 A/D转换器的分辨率是指输出数字量变化一个最低有效为 LSB所对应的输入模拟电压的变化量。 例如输入模拟电压的变化范围为0～10V，输出为10位数码， 则分辨率为 2．转换误差 转换误差表示A/D转换器实际输出的数字量和理论上的输出 数字量之间的差别。 3 ．转换时间 转换时间是指A/D转换器从转换控制信号到来开始，到输出 端得到稳定的数字信号所经过的时间。 10.1 寄存器 寄存器 数码寄存器 移位寄存器 10.1.1 数码寄存器 图10-1 四位数码寄存器 10.1.2 移位寄存器 单向移位寄存器 双向移位寄存器 移位寄存器 单向移位寄存器 图10-2 由D触发器组成的四位右移寄存器 图10-3 四位左移寄存器 集成双向移位寄存器74LS194 图10-4 集成双向移位寄存器74LS194 同步 按数值增减趋势 加计数器 Up Counter 减计数器 Down Counter 可逆计数器 Up/Down Counter 按FF状态更新时刻 异步 --所有FF的状态同时更新，共用一个CP --所有FF的状态不同时更新，不共用一个CP 按状态变量使用的编码 二进制计数器 Binary 二-十进制计数器 BCD N进制计数器 Another 计数器的分类 10.2 计数器 10.2.1 二进制计数器 同步二进制计数器 1．电路组成 图10-5 三个JK触发器组成的同步二进制加法计数器 2．工作原理 各位JK触发器的J、K端的逻辑表达式为 图10-6 时序图 图 10-7 3位二进制加法计数器的状态转换图 异步二进制计数器 10-8 三位异步二进制加法计数器 各位JK触发器的J、K端的输入为： J0=K0=1 J1=K1=1 J2=K2=1 图10-9 工作波形图 10-10 三位异步二进制减法计数器 集成二进制计数器 图10-11 a) 161的逻辑电路图 图10-11 74161的引脚图和符号 b) 引脚图 c)符号 10.2.2 同步十进制计数器 同步十进制加法计数器 图10-12 8421BCD同步十进制加法计数器 图10-13十进制加法计数器的有效状态图和工作波形 集成十进制计数器 图10-14 集成同步十进制计数器74LS160 10.2.3 利用集成计数器构成N进制计数器 在实际应用中，如果要设计各种进制的计数器， 可以直接选用集成计数器，外加适当的电路连 接而成。 集成计数器容量的扩展 N M 的情况 ： 已有的集成计数器是M 进制，需组成的是N 进制计数器 ,一片即可. N M 的情况： 采用多片M进制计数器构成。 图10-15 ?集成计数器的级连 图10-15所示是把两片74161级联起来构成的256 进制同步加法计数器。 用反馈清零法获得任意进制计数器 图10-16所示的九进制计数器,就是借助74161的异步清 零功能实现的。 图10-17所示电路是该九进制计数器的主循环状态图。 教学基本要求: 1．触发器的结构类型和功能分类及 触发器功能间的相互转换； 2 ．时序逻辑电路的特点及功