FPGA设计及应用 作者 含光盘 第1－3章 第3章 Altera可编程逻辑器件开发软件.pptVIP

第3章 Altera可编程逻辑器件开发软件 3.1 概述 3.2 MAX+PLUSⅡ开发软件 3.3 QuartusⅡ开发软件 3.1 概 述 Altera公司在推出各种可编程逻辑器件的同时也在不断升级其相应的开发工具软件。 其开发工具软件已从早期的A+PLUS、 MAX+PLUS发展到目前的MAX+PLUSⅡ、 Quartus、 QuartusⅡ。 MAX+PLUSⅡ和QuartusⅡ具有完全集成化易学易用的可视化设计环境， 还具有工业标准EDA工具接口， 并可运行在多种操作平台上。 MAX+PLUSⅡ和QuartusⅡ提供了一种与结构无关的设计环境， 设计人员无须精通器件的内部结构， 只需运用自己熟悉的输入工具（如原理图输入或高级行为描述语言）进行设计， 就可通过MAX+PLUSⅡ和QuartusⅡ把这些设计转换为最终结构所需要的格式。 有关结构的详细知识已装入开发工具软件， 设计人员无须手工优化自己的设计， 因此设计速度非常快。 3.1.1 设计软件流程图 使用MAX+PLUSⅡ和QuartusⅡ软件开发可编程逻辑器件， 包括设计输入、 项目编译、 设计校验及器件编程等过程， 如图3.1所示。 MAX+PLUSⅡ和QuartusⅡ提供了全面的逻辑设计能力， 设计人员可将文本、 图形和波形等设计方法自由组合， 建立起层次化的单器件或多器件设计。 编译过程完成最小化逻辑综合、 适配设计项目于单个器件或多个器件以及形成编程和配置数据等工作。 设计校验包括功能仿真、 时序仿真、 影响速度的关键路径的延时预测以及多种系列器件混合使用的多器件仿真。 3.1.2 MAX+PLUSⅡ开发软件简介 1. 特点 MAX+PLUSⅡ是Multiple Array Matrix and Programmable Logic User System的缩写， 它提供了与结构无关的设计环境， 支持FLEX、 MAX及Classic系列器件， 目前已升级至10.1版本。 MAX+PLUSⅡ具有开放的界面， 可与其它工业标准的EDA设计输入、 综合及校验工具相连接。提供与结构无关的设计环境， 支持多平台工作， 既可以在Windows下运行， 也可在SunSPAC Stations、 HP9000 Series 700/800和IBM RISC System/6000工作站上运行。 MAX+PLUSⅡ提供丰富的逻辑功能库供设计人员调用， 其中包括74系列全部器件的等效宏功能库和多种特殊的宏功能（Macro Function）模块以及参数化的宏功能（Magefunction）模块。 MAX+PLUSⅡ还具有开放核的特点， 允许设计人员添加自己的宏功能模块。 充分利用这些逻辑功能模块， 可以大大减轻设计的工作量， 成倍缩短开发周期。 MAX+PLUSⅡ软件支持各种HDL语言设计输入， 包括VHDL、 Verilog HDL和Altera自己的硬件描述语言AHDL。 2. 设计流程 使用MAX+PLUSⅡ的设计过程包括以下几步， 若任一步出错或未达到设计要求则应修改设计， 然后重复以后各步, 如图3.2所示。 1） 输入设计项目 逻辑设计的输入方法有原理图形输入（.gdf）、 文本输入（.vhd）、 波形输入（.wdf）及第三方EDA工具生成的设计网表文件输入（.sch、 .edf、 .xnf）等。 输入方法不同， 生成设计文件的名称后缀就不同。 2） 编译设计项目 首先， 根据设计项目要求设定编译参数和编译策略， 如选定器件、 锁定引脚、 设置逻辑综合方式等。 然后对设计项目进行网表提取、 逻辑综合、 器件适配， 并产生报告文件（.rpt）， 延时信息文件（.snf）和器件编程文件（.pof , .sof , .jed）， 供分析、 仿真和编程使用。 3） 校验设计项目 设计项目校验方法包括功能仿真、 模拟仿真和定时分析。 功能仿真是在不考虑器件延时的理想情况下仿真设计项目的一种项目验证方法， 称为前仿真。 通过功能仿真可以验证一个项目的逻辑功能是否正确。 模拟仿真（时序仿真）是在考虑设计项目具体适配器件的各种延时的情况下仿真设计项目的一种项目验证方法， 称为后仿真。 时序仿真不仅测试逻辑功能， 还测试目标器件最差情况下的时间关系。 通过时序仿真， 在设计项目编程