EDA技术实用教程 第2版 李洋 第3章PLD（改）新.pptVIP

如果需要，在一个系统中，可根据不同的电路采用不同的器件，充分利用各种器件的优势。例如，利用Altera和Lattice的器件实现要求等延时和多输入的场合及加密功能，用Altera和Xilinx器件实现大规模电路，用Xilinx器件实现时序较多或相位差要求数值较小(小于一个逻辑单元延时时间)的设计等。这样可提高器件的利用率，降低设计成本，提高系统综合性能。 第3章 可编程逻辑器件 PGA封装的成本比较高，价格昂贵，形似586CPU，一般不直接采用作系统器件。如Altera的10K50有403脚的PGA封装，可用作硬件仿真。BGA封装的引脚属于球状引脚，是大规模PLD器件常用的封装形式。由于这种封装形式采用球状引脚，以特定的阵形有规律地排在芯片的背面上，使得芯片引出尽可能多的引脚，同时由于引脚排列的规律性，因而适合某一系统的同一设计程序能在同一电路板位置上焊上不同大小的含有同一设计程序的BGA器件，这是它的重要优势。此外，BGA封装的引脚结构具有更强的抗干扰和机械抗振性能。 第3章 可编程逻辑器件 对于不同的设计项目，应使用不同的封装。对于逻辑含量不大，而外接引脚的数量比较大的系统，需要大量的I/O口线才能以单片形式将这些外围器件的工作系统协调起来，因此选贴片形式的器件比较好。如可选用Lattice的ispLSI1048E-PQFP或XilinxXC95108-PQFP，它们的引脚数分别是128和160，I/O口数一般都能满足系统的要求。 第3章 可编程逻辑器件 6．其他因素的选择 相对而言，在三家PLD主流公司的产品中，Altera和Xilinx的设计较为灵活，器件利用率较高，器件价格较便宜，品种和封装形式较丰富。但Xilinx的FPGA产品需要外加编程器件和初始化时间，保密性较差，延时较难事先确定，信号等延时较难实现。 器件中的三态门和触发器数量，三家PLD主流公司的产品都太少，尤其是Lattice产品。 第3章 可编程逻辑器件 简单的来讲，主要看开发项目本身的需要。 对于一个开发项目，究竟是选择CPLD还是选择FPGA 呢? ◆对于普通规模，且产量不是很大的产品项目，通常使用CPLD比较好。 ◆对于大规模的逻辑设计ASIC设计，或单片系统设计，则多采用FPGA。 第3章 可编程逻辑器件 高密度HDPLD主要介绍CPLD和FPGA。 介绍低密度LDPLD的PROM、PLA、PAL和GAL。 ISP器件介绍 PLD是20世纪70年代发展起来的一种新的半定制集成器件。是一种供用户根据自己的要求来构造逻辑功能的数字集成电路。 PLD是大规模集成电路技术发展的产物。必将不断得到发展。 PLD为何得到广泛应用，再来看看！ 第3章 可编程逻辑器件 芯片EPM7128S是Altera公司生产的高密度、高性能CMOS可编程逻辑器件之一，下图是PLCC封装84端子的引脚图。 它有4个直 接输入（INPUT） TMS、TDI、 TDO和TCK是在 系统编程引脚。 64个 I/O引脚 芯片EPM7128S的内部结构 下图是EPM7128S器件结构图：由8个相似的逻辑阵列块（Logic Array Block,LAB）、一个可编程内连矩阵（PIA）和多个输入/输出控制块(I/O Block)组成。 8个相似的逻辑阵列块 可编程内连矩阵PIA 输入/输出控制块 MAX系列CPLD的内部结构主要是由若干个通过PIA互连的逻辑阵列块LAB组成，LAB不仅通过PIA互连，而且还通过PIA和全局总线连接起来，全局总线又和PLD的所有专用输入引脚、I/O引脚及宏单元馈入信号相连，这样，LAB就和输入信号、I/O引脚及反馈信号连接在一起。对于MAX7128S而言，每个LAB的输入信号有：通用逻辑输入信号32个，全局控制信号，从I/O引脚到寄存器的直接输入。每个逻辑阵列块LAB又是由16个逻辑宏单元组成的阵列。 说明：（1）逻辑阵列块LAB --Logic Array Block 第3章 可编程逻辑器件 （2）可编程连线阵列PIA --Programmable Interconnect Array PIA是实现布线的，LAB通过PIA相互连接，实现所需的逻辑功能。通过全局总线，器件中的任何信号可达器件中的任意一个地方。 （3）I/O控制块 I/O控制块把每个引脚单独配置成所需工作方式，包括：输入、输出和双向三种工作方式。 所有I/O引脚的I/O控制都是由一个三态缓冲器来实现的，三态缓冲器的控制信号来自一个多路选择器，可以用