CPLD FPGA控制系统设计 周京华 第6章新.pptVIP

第6章 CPLD在数据采集系统中的应用 本章要点 ???MAX1312的基本特点 ???状态机功能分析与设计 ???状态机在数据采集系统中的应用 ???状态机在CPLD中的具体实现 6.1 系统功能要求 数据采集是指将温度、压力、流量、位移等模拟信号通过传感器元件转换之后，对信号进行调理、采样、量化、编码、传输等步骤，最终将模拟量转换成数字量，再由计算机进行存储、处理、显示或者打印的过程。完成该过程的系统称为数据采集系统。 本章根据数据采集控制系统的设计要求，采用一片CPLD与一片A/D芯片MAX1312构成一个数据采集系统，运用状态机设计A/D时序电路，采集被测控对象各种被测模拟量，然后将采集到的电压信号用CPLD进行传输和处理。 6.2 系统硬件设计 6.2.1 MAX1312介绍 MAX1312是Maxim公司生产的12位模数转换器（ADC），提供8个、4个或2个独立的输入通道。独立的采样保持（T/H）电路为每个通道提供同时采样。MAX1312提供±10V输入范围，输入故障容限为±16.5V。A/D转换电路在0.9μs内完成2个通道的转换，在1.98μs内完成多达8个通道的转换。8个通道同时转换时，每个通道吞吐率为456KSPS。通过12位双向并行数据总线输出转换结果。图6-1、表6-1分别是MAX1312的封装图及引脚说明。 5）只写配置寄存器可以屏蔽不使用的通道，关断功能降低了功耗。 在数据采集系统中，根据相应的控制信号启动MAX1312，开始采集数据、转换数据并获得数据。 6.2.2 硬件设计总体框图 本系统用一片Altera公司的型号为EPM7128S的CPLD、模数转换器MAX1312构成一个数据采集系统。系统硬件组成框图如图6-3所示。 6.3 系统软件设计 CPLD数据采集控制器通过对MAX1312读信号、片选信号和启动转换信号CONVST产生有效信号，来控制MAX1312对电压信号的采集读取。在对A/D的控制要遵循一定的时序关系。所以，数据采集控制器的设计最适合于采用状态机进行设计。 6.3.1 状态机功能分析 应用VHDL设计状态机的具体步骤如下：根据系统要求确定状态数量、状态转移的条件和各状态输出信号的赋值，并画出状态转移图；按照状态转移图编写状态机的VHDL设计程序；利用EDA工具对状态机的功能进行仿真验证。 本设计所用到的状态机是Moore型状态机。Moore型有限状态机输出只与当前状态有关，与输入信号的当前值无关，是严格的现态函数。在时钟脉冲的有效边沿作用后的有限个门级延迟后，输出达到稳定值。 6.3.2 状态机设计 根据系统设计要求，本数据采集系统由A/D与CPLD共同构成，CPLD采用状态机逻辑控制，实现对A/D数据转换的控制和数据的采集。 根据对MAX1312的A/D转换控制要求，可用一个状态机来实现，其状态转换图如图6-5所示。 对图6-5中各个状态说明如下： 状态00000：初始化A/D转换参数并保证A/D相邻的两次采集过程有一定时间间隔； 状态00001：在CONVST 上升沿产生A/D转换开始信号； 状态00010：对下降沿的个数进行计数； 状态00100：读取A/D转换后的数据； 状态01000：把8 通道AD 采集的数据发送的FIFO上； 状态10000：把从AD读取到的数据传输到SLAVE FIFO 上。 其他情况：转入初始状态，即状态00000。 状态转换条件信号说明如下： AD_convst_wait_end：A/D转化等待结束信号； AD_convst_end：A/D转化信号结束； EOC_count_eight_end：下降沿计数结束信号； AD_read_end：A/D 读信号结束信号； FIFO_tran_end：A/D读取到的数据传输到FIFO上结束信号。 结合图6-5对状态机的设计原理进行阐述。 6.4 仿真结果分析 整个状态机的程序控制是由状态机和对应状态机各个状态实现的进程组成，状态机主要实现AD转化各个状态之间的变换，状态机各个状态的进程主要实现AD各个状态转化所需要的条件。整个状态机的具体程序主要是由状态机的整体控制程序和对应的各个进程组成，各个进程之间通过敏感变化量进行通讯。图6-6~图6-11是一个完整的数据采集状态机程序。完整的状态机程序包括7个进程（Load1~Load7）。