EDA技术及应用-VHDL版 第三版 潭会生 第1-3章 第3章新.pptVIP

3.8.2 数据流描述 　　数据流描述也称RTL描述，它以类似于寄存器传输级的方式描述数据的传输和变换，以规定设计中的各种寄存器形式为特征，然后在寄存器之间插入组合逻辑。这类寄存器或者显式地通过元件具体装配，或者通过推论作隐含的描述。数据流描述主要使用并行的信号赋值语句，既显式表示了该设计单元的行为，又隐含了该设计单元的结构。 　　数据流的描述风格是建立在用并行信号赋值语句描述基础上的。当语句中任一输入信号的值发生改变时，赋值语句就被激活，随着这种语句对电路行为的描述，大量的有关这种结构的信息也从这种逻辑描述中“流出”。认为数据是从一个设计中流出，从输入到输出的观点称为数据流风格。数据流描述方式能比较直观地表述底层逻辑行为。 【例3.62】 一位全加器的数据流描述。 　　LIBRARY IEEE; 　　USE IEEE.STD_LOGIC_1164.ALL; 　　ENTITY ADDER1B IS 　　 PORT(AIN, BIN, CIN: IN STD_LOGIC; 　　 SUM, COUT: OUT STD_LOGIC); 　　END ENTITY ADDER1B; 　　ARCHITECTURE ART OF ADDER1B IS 　　 BEGIN 　　 SUM=AIN XOR BIN XOR CIN; 　　 COUT=(AIN AND BIN)OR