EDA技术与VHDL设计 黄沛昱 第1-5章 第3章新.pptVIP

;　　　　　3.1 VHDL语言概述　　VHDL的主要目的是进行系统的描述、行为的建模与仿真。尽管所有的VHDL代码都是可以仿真的，但并不是所有代码都是可以综合的，这取决于各EDA厂商综合器对VHDL的支持程度。　　与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了它成为数字系统设计领域最佳的硬件描述语言之一。强大的行为描述能力是使其避开具体的器件结构，从逻辑行为上成为描述和设计大规模电子系统的重要保证。;　　VHDL语言的优势如下：　　(1) ?VHDL有丰富的语句形式和库函数，使其在系统的设计早期就能从行为特性上查验系统的功能可行性，并随时可对设计进行仿真。　　(2) ?VHDL语句的行为描述能力和代码结构决定了它具有支持大规模设计的分解和已有设计的再利用功能，符合大规模系统所需的多人协同高效工作的要求。　　(3) ?VHDL对设计的描述具有相对独立性，开发者可以不懂硬件的结构，也不必关心最终设计实现的目标器件是什么，便可进行相对独立的设计。;　　(4) ?VHDL与设计平台无关，可移植性较好。　　(5) ?VHDL是最早成为IEEE标准的硬件描述语言，使用广泛，资料分享和查找非常方便，对初学者学习非常有帮助。;　　需要特别注意的是，VHDL与常规计算机高级程序设计语言有所不同，VHDL语句从根本上讲是并发执行的，只有在进程(Process)