电工学 电子技术 第2版 董传岱 第10章新.pptVIP

9.1.2 JK触发器和D触发器 JK触发器 图9-3 主从型JK触发 a） 逻辑图 b） 逻辑符号 反映JK触发器的 和 、J、K之间的逻辑关系的 状态表，如表9-3所示。 表9-3 JK触发器的状态表 J K Qn Qn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 JK触发器的特性方程为 Qn+1 = J + CP下降沿到来后有效 D触发器 图9-4 D触发器的逻辑符号 表9-4 D触发器的状态表 D Qn+1 0 1 0 1 D触发器的特性方程为 = CP上升沿到来后有效 9.1.3 触发器功能间的相互转换 图9-5 转换示意图 转换的方法有多种，常用的一种方法为公式法 将JK触发器转换为D触发器 JK触发器的特性方程为 图9-6 JK触发器转换成D触发器的逻辑图 = J + 与JK触发器的特性方程联立求解，得 待求的D触发器的特性方程为 = D D触发器转换为JK触发器 D触发器的特性方程 待求的JK触发器的特性方程 比较两特性方程得转换的逻辑图如图9-7所示。 图9-7 D触发器转换为JK触发器的逻辑图 JK触发器转换为T触发器 图9-8 JK触发器转换为T触发器的逻辑图 9.2 时序逻辑电路的分析方法 9.2.1 时序逻辑电路的特点及其分类 从功能上看，它的输出不仅与当时的输入有关，还与 当时电路的状态（也就是过去的输入）有关； (2)从组成结构上看，一定存有记忆元件，也就是含有触发器。 时序电路 时序逻辑电路的特点 时序逻辑电路的分类 同步： 存储电路里所有触发器有一个统一的时钟源 异步： 没有统一的时钟脉冲 9.2.2 同步时序逻辑电路分析的基本步骤 (1)写出有关方程 (2)求电路的状态方程 （3）进行计算，列出状态转换表 （4）根据状态表画出状态转换图或时序图 （5）根据状态图分析电路的功能 9.2.3 同步时序逻辑电路的分析示例 例9-1 试分析图9-9所示的时序逻辑电路。 解: 分析过程如下 ① 由逻辑图写出驱动方程和输出方程 ② 求状态方程 ③ 进行计算，列状态表 表9-5 例9-1的状态转换表 Z 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 0 1 1 0 0 0 1 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 0 1 ④ 由状态表画状态图 ⑤ 根据状态图分析电路功能 Z可以理解为是该六进制计数器的进位输出，每6个CP进位一次，实现了“逢六进一” ⑥ 根据状态图画出时序图（波形图） 图9-11 例9-1的时序图 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 第10章 常用时序逻辑电路及其应用 10.1 寄存器 10.2 计数器  2 ．集成计数器和移位寄存器的应用。  教学基本要求: 1 ．计数器、寄存器的功能及类型； 10.1 寄存器 寄存器 数码寄存器 移位寄存器 10.1.1 数码寄存器 图10-1 四位数码寄存器 10.1.2 移位寄存器 单向移位寄存器 双向移位寄存器 移位寄存器 单向移位寄存器 图10-2 由D触发器组成的四位右移寄存器 图10-3 四位左移寄存器 集成双向移位寄存器74LS194 图10-4 集成双向移位寄存器74LS194 同步 按数值增减趋势 加计数器 Up Counter 减计数器 Down Counter 可逆计数器 Up/Down Counter 按FF状态更新时刻 异步 --所有FF的状态同时更新，共用一个CP --所有FF的状态不同时更新，不共用一个CP 按状态变量使用的编码 二进制计数器 Binary 二-十进制计数器 BCD N进制计数器 Another 计数器的分类 10.2 计数器 10.2.1 二进制计数器 同步二进制计数器 1．电路组成 图10-5 三个JK触发器组成的同步二进制加法计数器 2．工作原理 各位JK触发器的J、K端的逻辑表达式为 图10-6 时序图 图 10-7 3位二进制加法计数器的状态转换图 异步二进制计数器 10-8 三位异步二进制加法计数器