PLD-VGA显示设计ciee.docVIP

成绩 中国农业大学 课程论文 （2010-2011学年春季学期） 论文题目： VGA显示设计 课程名称： PLD课程设计 任课教师： 薛一鸣 班　　级： 电子072 学　　号： 0708141119 姓　　名： 纪钧升 一．课程设计题目：VGA显示 设计目的： 1、学习Verilog HDL的设计技巧 2、学习VGA接口特点 3、学习嵌入式逻辑分析仪的使用 设计内容： 以24M的工作频率，每个时钟周期输出一个象素，每行个800象素，每场525个象素 二．工作原理 VGA显示原理 　常见的彩色显示器一般由CRT(阴极射线管)构成，彩色是由R(红)、G(绿)、B(蓝)3色组成。显示是采用逐行扫描的方式，阴极射线枪发出的电子束打在涂有荧光粉的荧光屏上，产生RGB三色基，最后合成一个彩色图像。从荧幕的左上方开始向右扫描，每扫完一行图像电子束回到下一行的最左端，每行结束后电子枪回扫的过程中进行消隐。然后从新开始行扫描，消隐……，直到扫到荧幕的右下方，电子束回到荧幕的左上方从新开始新的图像扫描，并且在回到荧幕左上方的过程中进行消隐。在消隐过程中不发射电子束。每一行扫描结束时，用HS(行同步)信号进行同步；扫描完所有的行后用VS(场同步)信号进行同步。 　VGA的行、场扫描时序见图1。图中行频和场频在数量上有很大差别，但时序上一样。因此，图1只是示例HS信号、VS信号的行(场)扫描时间、行(场)同步时间、前沿时间、后沿时间、激励视频时间等。 VGA时序分析实现VGA显示就要解决数据来源、数据存储、时序实现等问题，其中关键还是如何实现VGA时序。VGA的标准参考显示时序如图2所示。行时序和帧时序都需要产生同步脉冲(Sync a)、显示后沿(Back porch b)、显示时序段(Display interval c)和显示前沿(Front porch d)四个部分。几种常用模式的时序参数如表1所示。 VGA工业标准显示模式要求：行同步、场同步都为负极性，即同步头脉冲要求是负脉冲。 VGA的行时序如图 2所示：每一行都有一个负极性行同步脉冲（ Sync a），是数据行的结束标志，同时也是下一行的开始标志。在同步脉冲之后为显示后沿 (Back porch b)，在显示时序段（Display interval c）显示器为亮的过程，RGB数据驱动一行上的每一个象素点，从而显示一行。在一行的最后为显示后沿(Back porch b)。在显示时序段（ Display interval c）之外没有图像投射到屏幕时插入消隐信号。同步脉冲(Sync a)、显示后沿(Back porch b)和显示前沿(Front porch d)都是在行消隐间隔内（ Horizontal Blanking Interval），当行消隐有效时， RGB 信号无效，屏幕不显示数据。 VGA的场时序与 VGA的行时序基本一样，如图 3所示，每一帧的负极性帧同步脉冲（Sync a）是一帧的结束标志，同时也是下一帧的开始标志。而显示数据是一帧的所有行数据。 字母方块动态显示的硬件连接原理图 三．VGA设计 VGA时序实现首先，根据刷新频率确定主时钟频率，然后由主时钟频率和图像分辨率计算出行总周期数，再把表1中给出的a、b、c、d各时序段的时间按照主计数脉冲源频率折算成时钟周期数。在CPLD中利用计数器和RS触发器，以计算出的各时序段时钟周期数为基准，产生不同宽度和周期的脉冲信号，再利用它们的逻辑组合构成图2中的a、b、c、d各时序段以及D／A转换器的空白信号BLANK和同步信号SYNC。always@(posedge clk) begin if(vcount==524) k=k+1; else if(k=1000)k=1000;//经多次仿真实验得出1000,逻辑分析仪可看出是3e8h end //四分频 always@(posedge clk) begin //分频1 if(j==2) begin j=8h00; clk1=~clk1; //200k end else begin j=j+1; end end 行、场同步信号的处理 //-- hsync-----------------------------------------________-------------- //---hcnt 0 639 663 759 799 //-- vsync ------------------------------