M数字电子技术基础课件第一章基本RS触发器.ppt

触发器概述 触发器（Flip Flop，简写为FF）是具有记忆功能的单元电路，由门电路构成，专门用来接收存储输出0、1代码。 它有双稳态、 单稳态和无稳态触发器（多谐振荡器）等几种。 触发器的两个特点 电路特点 逻辑符号 ①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。 带清零端和预置端的主从JK触发器 RD=0，直接置0 0 1 1 1 1 0 0 1 SD=0，直接置1 1 0 0 0 1 1 1 1 带清零端和预置端的主从JK触发器的逻辑符号 集成主从JK触发器 低电平有效 低电平有效 CP下降沿触发 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 5.4 边沿触发器 1、边沿D触发器 工作原理 （1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。 （2）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。 下降沿时刻有效 （3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。 （4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。 综上所述，边沿D触发器的特性方程为： 边沿D触发器没有一次变化问题。 逻辑符号 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 2、边沿JK触发器 CP下降沿时刻有效 * * 5.1 基本RS触发器 5.2 同步触发器 5.3 主从触发器 5.4 边沿触发器 5.5 不同类型触发器间的转换 第1章 1.3 触发器 触发器概述 上升沿、下降沿触发器和高电平、 低电平触发器。 它有两个稳定状态，“0”和“1”。 在输入信号作用下，两个稳态可相互转换。 RS、 JK、D、T和T′型触发器 基本、 同步、主从、维持阻塞和边沿型触发器 按功能分 按结构分 按触发方式分 触发器的逻辑功能的描述 状态表 特征方程式 状态转换图 激励表 波形图 触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状态； ? 当输入信号消失后，所置成的状态能够保持不变。 所以，触发器可以记忆1位二值信号。 5.1 基本RS触发器 电路组成和逻辑符号 信号输入端，低电平有效。 信号输出端，Q=0、Q=1的状态称0状态，Q=1、 Q=0的状态称1状态， 工作原理 R S Q 1 0 0 1 1 0 0 ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 0 1 1 0 R S Q 1 0 0 ②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 0 1 1 1 1 1 0 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 R S Q 1 0 0 0 1 1 1 1 不变 1 0 0 0 1 1 R S Q 1 0 1 0 1 0 1 1 不变 0 0 不定 ？ ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 特性表（真值表） 现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。 次态：