数字集成电路低耗优化设计研究.pdfVIP

中文摘要 摘要：随着集成电路制造技术的飞速发展，芯片的集成度和速度不断提高，但是 单位面积上的功耗却一直呈现上升趋势。功耗己经成为所有IC设计者必须考虑的 因素，对功耗进行优化是目前每个IC设计企业必不可少的环节。论文主要对数字 集成电路功耗的来源和优化方法进行了研究，分别从系统级、算法级、寄存器传 输级、逻辑门级、版图级以及电路级分析了低功耗的优化方法，并使用Synopsys Power分析工具对具体电路综合后面积和功耗的 公司的DesignCompiler和Prime 优化效果进行分析，得到可靠的优化数据来指导数字集成电路的设计。 论文首先阐述了低功耗优化设计的研究背景，综述了国内外低功耗技术在数 字集成电路设计中的发展和现状。其次，分析了实用的功耗估计和优化的方法。 其中主要对门级和寄存器传输级(RTL)的低功耗优化方法进行了论述，并通过对 具体的电路进行实验得到了各种方法的实际优化效果。在门级的低功耗优化中， 对单元映射和公因子提取这两种优化方法进行了具体电路的EDA实现，得到了简 单逻辑电路单元映射到基于TSMC 0．18um工艺的标准单元的优化效果。在寄存器