计算机结构与逻辑设计05new.pptVIP

计算机结构与逻辑设计 任课教师:周平 东南大学 生物科学与医学工程学院 Email:zhouping@seu.edu.cn 第0章 绪论 第1章 计算机中的数制与码制 第2章 逻辑函数与门网络 第3章 时序逻辑电路 第4章 算术逻辑运算电路 第5章 PLD与VHDL语言 可编程逻辑器件(PLD) Programmable Logic Device 复杂可编程逻辑器件(CPLD)： Complex PLD 现场可编程门阵列(FPGA)： Field Programmable Gate Array 1.可编程逻辑器件概述(1/3) 可编程逻辑器件实际上是一种电路的半成品芯片，这种芯片是按一定排列方式集成了大量的门和触发器等基本逻辑元件，出厂时不具有特定的逻辑功能，需要用户利用专门的开发系统对其进行编程，在芯片内部的可编程连接点进行电路连接，使之完成某个逻辑电路或系统的功能，才能成为一个可在实际电子系统中使用的专用芯片。 1.可编程逻辑器件概述(2/3) 1.可编程逻辑器件概述(3/3) 公司与产品： Xilinx公司：XC8000, Spartan, Spartan-II, Spartan-II E, Virtex, Virtex-II Pro等FPGA，XC9500, XC9500XL等 Altera公司：Max7000, Max3000, Max9000, FLEX8000系列， FLEX10K系列, Cyclone系列， Stratix系列等。 Lattice公司：ispLSI 3000, ispLSI5000, ispLSI6000, ispLSI8000等。 Vantis公司，Actel公司，Quicklogic公司，Lucent公司等。 2.1 VHDL的基本结构 VHDL：Very high speed integrated Hardware Description Language VHDL标准：IEEE 1164 USE IEEE.STD_LOGIC_1164.ALL 另外一种硬件描述语言Verilog HDL（IEEE 1364标准） 2.1 VHDL的基本结构 2.1 VHDL的基本结构 例：2选1多路选择器的VHDL描述 ENTITY mux21a IS PORT (d0, d1 : IN BIT; sel : IN BIT; q : OUT BIT); END mux21a; ARCHITECTURE one of mux21a IS BEGIN q = (d0 AND sel) OR (NOT sel AND d1); END one; 2.1 VHDL的基本结构(实体1/5) 实体(ENTITY)说明 实体说明部分规定了基本设计单元的公共信息（输入/输出端口信号或管脚），其作用相当于逻辑单元的管脚。 实体说明的一般形式： ENTITY 实体名 IS [类属参数说明]； [端口说明]; END 实体名; 2.1 VHDL的基本结构(实体2/5) 1)类属参数说明(关键字 GENERIC) 用于指定参数，必须放在端口说明之前。 一般书写格式： GENERIC(常数名:数据类型 [:设定值]); 例： GENERIC(m : TIME := 1ns); … Q1 := d0 AND sel AFTER m; 2.1 VHDL的基本结构(实体3/5) 2) 端口说明(关键字 PORT) 对实体单元与外部接口的描述，规定了端口的名称、数据类型和输入/输出。 一般书写格式： PORT(端口名 {, 端口名} : 模式 数据类型名; … 端口名 {, 端口名} : 模式 数据类型名); 2.1 VHDL的基本结构(实体4/5) 例：RS触发器端口说明 PORT ( set, reset : IN BIT q, qb : BUFFER BIT); 2.1 VHDL的基本结构(实体5/5) 每个端口必须定义： 1) 端口信号名(端口名)。信号名在实体中不能够重名； 2) 端口模式，说明信号的方向。有以下几种模式： IN 输入 OUT 输出 INOUT 双向 BUFFER 输出(结构体内部可以再使用) LINKAGE 不指定方向 3) 端口数据类型。 2.1 VHDL的基本结构(结构体1/3) 结构体(ARCHITECTURE)说明 结构体定义了设计单元的具体功能。一定要在实体的后面。 结构体说明的一般形式： ARCHITECTURE 结构体名 OF 实体名 IS [定义语句] 内部信号，常数，数据类型等。