可重构计算系统ppt - 可重构系统暑假调研.pptVIP

可重构计算系统Reconfigurable Computing System 王峰 内容 简介 可重构计算系统的技术要点 运行时可重构计算系统 一些想法 相关研究 几个问题 简介 常规计算中，算法的实现有两个基本方法: 采用硬连线逻辑（ASIC*） 效率高，灵活性不好 采用软件可编程微处理器（GPP） 灵活性好，效率低 如何扬长避短？ *Application Specific Integrated Circuit 简介 可重构计算系统 上世纪70年代末提出，90年代中成为热点。 可重构系统由可重构逻辑（类FPGA器件）和通用处理器组成。 可重构逻辑通过定制的硬连线逻辑来执行特定应用。 系统中的通用处理器负责控制可重构逻辑的配置，数据的输入输出以及执行那些不能有效地在可重构逻辑上实现的应用等等。 简介 可重构计算系统 计算密度（MIPS/area）比通用CPU高 比ASIC更灵活，可重构 并行度高，而且可以变化 功耗低 简介 简介 可重构计算并不陌生 重复使用计算部件进行彼此不互相依赖的计算 用多路复用器控制部件间的布线 我们提到的可重构计算是指设立一些物理控制点来定制硬件该如何工作，通过改动这些控制点使得能够使用相同的硬件执行不同的应用。 简介 可重构计算系统的应用 数据加密领域 自动目标识别 串模式匹配 数据压缩 军事航天 …… 可重构系统的技术要点—硬件 可重构计算系统使用FPGA或其它可编程硬件来加速那些映射到可重构硬件上的算法的执行。 主处理器指导一个配置数据流注入可重构硬件，这个配置数据流是用来确定可重构硬件的真正操作的 。 可重构系统的技术要点—硬件 可重构逻辑与主处理器的耦合方式 一般的，可重构硬件要与一个传统的微处理器耦合，有以下四种耦合方式： 可重构硬件作为主处理器上的可重构功能单元 可重构逻辑作为协处理器 可重构逻辑作为附属的处理单元 可重构逻辑作为主处理器外部的stand-alone处理单元 耦合越紧密，通信量越少，并行性越差 耦合越松散，通信量越大，并行性越好 可重构系统的技术要点—硬件 可重构系统的技术要点—硬件 单片可重构逻辑构成可重构计算系统？ 当前很多可重构逻辑中嵌入了微处理器 比如Xilinx的Virtex-II Pro系列嵌入了Power PC 核 有没有可能在可重构逻辑上配置出一个处理器？ FPGA的早期应用就是用作原型设计 可重构系统的技术要点—硬件 可重构逻辑器件 FPGA（现场可编程门阵列） FPGA的逻辑块（基本计算结构）是基于LUT表的，布线资源为有布线通道环绕的岛结构。 器件中会嵌入一些特殊的部件 采用嵌入到可重构硬件中的乘法器功能块 采用分散到整个可重构硬件中的嵌入式存储块 充分利用嵌入的存储器 可重构系统的技术要点—硬件 FPGA结构 可重构系统的技术要点—硬件 FPGA结构 可重构系统的技术要点—硬件 FPGA结构 可重构系统的技术要点—硬件 可重构器件中逻辑块的粒度 可重构器件中不同逻辑块有不同的可重构特性： 可重构的逻辑块的功能取决于注入的配置数据 固定结构，不可重构的逻辑块的可重构性体现在彼此间的互连，比如乘法器，粗粒度的单元 细粒度的逻辑块配置灵活，可以具有更多的配置 点，但是也就需要有更多的数据位进行配置。 可重构系统的技术要点—硬件 可重构系统的技术要点—硬件 多片FPGA结构 当一片FPGA不足以解决问题的时候，系统就需要有多片FPGA组成，这需要一个有效的互连策略。 可重构系统的技术要点—软件 可重构系统实现中的一个难点在于如何有效地将可重构技术应用于系统当中 很多可重构逻辑器件的布局布线是由手工完成的，执行效率高，但制作难度加大。 可重构系统是一个软硬件协同系统，在整个系统的设计和实现中，软件都占了很大比重 可重构系统的技术要点—软件 可重构器件功能的实现有以下几个步骤 描述阶段：HDL，原理图，高级语言描述 映射阶段：综合（Synthesis） 布局阶段 布线阶段 这些步骤可以手工完成，也可以用软件自动完成 可重构系统的技术要点—软件 几个具体问题 软硬件划分：编译器，开销函数 功能描述和映射：线路库，部分赋值 存储分配：一致性问题 并行化 多FPGA系统软件：负载分配，通信延迟 设计测试：仿真，调试，Benchmark 运行时可重构系统 不能够把应用中所有那些能够有效采用可重构逻辑实现的功能一次性加载到可重构逻辑上去 程序中大部分代码的使用频率是相对较少的