接口第五章new.pptVIP

第五章 I / O 数据交换方式 1．微机与外设的数据交换方式：包括查询方式、中断方式、DMA 方式和通道控制方式。 2．可编程中断控制器：介绍 8259 的结构与工作原理，编程方法与实际应用。 3．DMA 控制器：介绍 8237 可编程 DMA 控制器的结构、工作原理与编程方法。 4．多功能 I / O 接口芯片：讲述 82380 的基本构造。 本章学习目标 1．I / O 数据交换方式：了解微机与外设的数据交换方式，了解各种不同交换方式的特点及使用范围。 2．中断控制器 8259：熟悉 8259 的内部结构、三个内部 8 位寄存器 IRR、IMR、ISR 的作用、8259 的控制逻辑、8259 的工作过程，特别应熟悉在级联方式下主片与从片对中断的处理过程。熟悉 8259 命令字的定义、功能及控制顺序、写入方法。熟悉查询字、IMR、IRR、ISR 的读出方法。应能熟练地编制控制程序。 3．DMA 控制器 8237：了解 8237 的内部结构、内部寄存器的作用及写入方法、软件命令的书写方法、掌握 8237 初始化编程与应用程序编程。注意在级联方式下主片与从片在低位地址、高位地址、计数器初值及 I / O 端口的区别。 通过本章的学习，应重点掌握中断控制器 8259 和 DMA 控制器 8237 的相关知识，熟悉这两种接口芯片的结构、功能、控制字的书写方法，最终应达到可熟练编程的目的。 5．1 微机与外设的数据交换方式 5．1．1 查询方式 由主机执行程序实现控制。主机执行指令，发出查询信号，读取设备状态，根据设备状态确定数据传送或等待。 优点：简单、易于定时操作，缺点：因查询和等待导致运行速度慢，CPU 与外设串行工作，查询用软件实现。 5．1．2 中断方式 当 CPU 需要与外设进行信息交换时，先启动外设，外设数据准备就绪后发送中断请求。主机响应外设请求，中断当前工作，转入中断服务，服务结束后返回断点，继续执行主程序。 优点：速度快，CPU 与外设在一定程度上并行工作，缺点：需设置中断处理机构。中断响应用硬件实现，中断处理用软件实现。 5．1．3 DMA方式 直接存储器存储方式。用 DMA 控制器 DMAC 取代 CPU，使信息传送直接在存储器与高速外设之间进行。优点：响应速度和信息传送速度快，缺点：硬件开销大。数据传送用纯硬件方式实现。 5．1．4 通道方式 通道控制方式对 I / O 设备的管理有两种。一种由 CPU 管理，另一种由 I / O 处理器管理，实现 CPU 与外设的数据交换。 I / O 处理器可执行通道程序。I / O 操作时，在存储器中建立信息块，包含操作内容和相关参数，通知 I / O 处理器来读取。读取控制信息后，自动完成 I / O 操作。数据传送用硬件加软件的方式实现。 四种数据交换方式对 CPU 的占有率不同。查询方式和中断方式方式由 CPU 执行指令完成，用于控制中、低速设备。DMA 方式的初始化和完成后处理需 CPU 介入，用于控制高速设备。通道方式在操作初期由 CPU 发送控制信息，之后独立控制外设，可控制各种设备。。 5．1．5 数据交换方式的总结 5．2 可编程中断控制器 8259 8259 为可编程中断控制器，它可直接管理 8 级中断，采用级联方式后最多可管理 64 级中断。 5．2．1 8259 的结构及工作过程 1．8259 的结构 8259 由以下模块组成： ⑴ 8 位中断请求寄存器 IRR：用以存放外设中断请求信号 IR0 ~ IR7。有中断请求时，若该请求未被屏蔽则对应位置 1。IR0 ~ IR7 应保持到第一个中断响应信号 有效之后。. ⑵ 8 位中断屏蔽寄存器 IMR：存放与中断请求相对应的中断屏蔽信号，为 1 时屏蔽对应的中断请求。 ⑶ 8 位中断服务寄存器 ISR：存放当前正在处理的中断级。每位对应一个中断源，为 1 时表示正在处理该中断源的请求。 5．2．1 8259 的结构及工作过程 ⑷ 控制逻辑：接收优先级判别器的请求，并向 CPU 发送中断请求信号 INT，当 CPU 响应时，将对应的 ISR 位置 1。 ⑸ 优先级判别器：管理和识别各中断源的优先级别。其功能为： 当多个请求同时发生时，判别最高优先级 正在处理中断时是否响应新的中断，即中断嵌套的处理 用软件更改中断源的优先级 ⑹ 数据总线缓冲器：实现 CPU 与 8259 的数据传送。 ⑺ 读 / 写逻辑。根据 CPU 传送的片选信号 ，读信号 、写信号 和地址信号 A 0，实现对 8259 的读写控制。 ⑻ 级联缓冲器 / 比较器：可实现多个 8259 级联应用。级联时一个主片，1 ~ 8 个从