脉冲与数字电路_张珣_组合电路设计new.pptVIP

《脉冲与数字电路》 第四章 组合逻辑电路 （张珣） 杭州电子科技大学电子信息学院 2006 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 2、编码器 2、编码器 2、编码器 2、编码器 3、译码器 3、译码器 3、译码器 3、译码器 3、译码器 3、译码器 3、译码器 4、数据选择器和分配器 组合电路的逻辑竞争和冒险 组合电路的逻辑竞争和冒险 组合电路的逻辑竞争和冒险 组合电路的逻辑竞争和冒险 组合电路的逻辑竞争和冒险 组合电路的逻辑竞争和冒险 * * 1、逻辑关联记号 　 *逻辑关联记号用法 1〉带有同样数字的输入和输出受各自关联 2〉EN、S、R输入记号无数字时为普通记号 3〉多个关联影响用逗号分隔，表示先后顺序 例1：输出受关联影响的门电路： F=A+BC F=A(B+C) F=A⊕B ⊕ C 例2：多重关联的组合电路　 F=AC+B F1=(AB+C) ⊕D F2=AB +C X: 表示受影响的 两端短接 A=1, B和C短接 A=0, B和C短接 更多的例子：P123 功能：将十进制输入变成二进制或BCD码输出。 1〉4-2线编码器：（将0-3编码为2位二进制数） Y1=X3X2X1X0+ X3X2X1X0 Y2=X3X2X1X0+ X3X2X1X0 功能：将十进制输入变成二进制或BCD码输出。 2〉8-3线优先编码器：（将0-7编码为3位二进制数） 功能：将十进制输入变成二进制或BCD码输出。 3〉16-4线优先编码器：（将0-7编码为3位二进制数） 4〉10-4线优先编码器：（将0-9编码为1位BCD码） 输入10中取1码，0有效；输出反码 10-4线优先编码器逻辑图 功能：将二进制或BCD码输入变成十进制输出。 1〉2-4译码器：74LS139 （将2位二进制数译4路输出。） 双2-4译码器 2〉3-8译码器：74LS138 （将3位二进制数译8路输出。） *〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。） 3〉4-16译码器（74LS154）： （将4位二进制数译10路输出。） 3〉BCD-10译码器（74LS154）： （将4位二进制数译10路输出。） 4〉其他码变换电路： 1 BCD/7SEG译码器： *〉具有灭零功能的多位数码显示电路 1〉4选1数据选择器 1、竞争和险象的原因：　 1〉定义：在N个输入信号中，如果有P个发生变化（1≤P ≤N),设由A状态变到B状态， 如果稳态时，输出函数F(A)=F(B),在A向B过渡过程中，电路输出有尖峰（0或1），则该组合电路存在现象。 2〉分类： 1 逻辑险象：由于不同门电路传输延迟不同，使得同一信号的变化到达输出时间不一致而引起的输出尖峰。 功能险象：多个输入信号变化快慢不一致，引起的输出尖峰。 逻辑险象：　 2临界竞争：每次变化，都产生险象 非临界竞争：不产生 30险象：输出本应为1，产生0尖峰； 1险象：输出本应为0，产生1尖峰。 2、险象的判断：　 4静态险象： 输出本不应变化 产生了毛刺； 动态险象： 输出本应变化 另有毛刺 1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化，但函数输出最简与或式中不包含由N-P个不变变量组成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P1）输入变量发生变化时，若变化前后稳定时，输出在变化前后一致，在卡诺图中由其余不变的N-P个变量组成的乘积项包含的最小项既有1又有0，就可能发生功能冒险。 3、逻辑险象的消除：　 增加由不变的变量组成的冗余项 不能消除功能险象 *