微机课件第二章.ppt

第二章 8086/8088微处理器 2.1 8086/8088 CPU 内部结构 2.1.1 CPU结构与特点 8086/8088由两个独立的处理部件组成： EU为执行部件： 负责全部指令的执行，向BIU输出数据(操作结果)，并对寄存器和标志寄存器进行管理等。 BIU为总线接口部件： 负责执行所有的“外部总线”周期（与总线打交道），为EU取指令或访问数据，提供系统总线控制信号。 8086和8088两者执行部件EU完全相同，而总线接口部件BIU略有不同。 8086 BIU中的指令队列是6个字节，外部数据总线是16位；而8088指令队列只有4个字节，外部数据总线是8位。 1 . BIU ----- 总线接口部件 指令队列(Queue) 地址加法器∑ 由四个段(SEGMENT)寄存器(CS、SS、DS、ES) 指令指示器IP，内部通信寄存器 总线控制逻辑 2. EU----执行部件 算术逻辑部件ALU 包括8个16位寄存器(通用寄存器AX、BX、CX、DX；指示器SP、BP；变址寄存器SI、DI)； 标志寄存器FR，暂存器 EU控制系统。 特点： 取指令与执行指令重叠进行 对存储器的管理采用分段结构形式 8086/8088直接寻址空间为1MB字节，有20位地址信息，而它内部适宜进行16位运算。为了使得地址运算更加方便, 对存储器进行分段结构管理。 具体方法为： 把要执行的程序分成数据段、数据附加段、堆栈段、代码段，每个段的物理(实际)长度小于等于64KB； 在CPU内部及编程表示时采用逻辑地址，也即采用16位的段基地址和偏移量来描述存储单元的地址； 采用段寄存器存放段基地址，段内偏移量有多种表示方法； 执行总线周期时，BIU把段基址与偏移量通过地址加法器∑形成20位存储器的物理(实际)地址。   中断，是指CPU运行程序期间，遇到某些特殊情况（被内部或外部事件所打断），暂时中止原先程序的执行，而转去执行一段特定的处理程序，这一过程就叫中断（Interrupt）。这段特定的处理程序叫做中断服务程序。演示 2.2 8086/8088 引脚及功能  2.2 8086/8088 引脚及功能  分时使用 不同模式引脚功能变化 三态/浮空 总线周期 DMA方式 总线周期 DMA方式：演示 2.2.1 8088CPU引脚功能 AD7~AD0 A15~A8 中断 是指CPU运行程序期间，遇到某些特殊情况（被内部或外部事件所打断），暂时中止原先程序的执行，而转去执行一段特定的处理程序，这一过程就叫中断（Interrupt）。 这段特定的处理程序叫做中断服务程序。 CLK 控制地址锁存器，实现地址与数据的分离 地址锁存器的作用：演示 2.2.2 8086CPU引脚功能 AD15~AD0 2.3 8086/8088 系统组织 微机系统中除了CPU、内存、外存等，还有一些支持芯片及它们组成的相关电路，诸如时钟电路，地址锁存电路，总线驱动电路 2.3.1 8086/8088 支持芯片 三、8288总线控制器 专门为8086/8088微处理器构成多CPU 模式(最大模式)而设计的。 帮助CPU产生一些总线命令，并具有较强的驱动能力，致使整个系统性能大大提高。 2.3.2 最小模式时8086和8088内存结构的区别 规则字和非规则字的访问过程 2.4 8086/8088 CPU时序 时序: CPU在执行总线周期时，一些控制信号与数据/地址总线在时间上的配合关系 地址/数据信号 AD15~AD0，A19/S6～A16/S3,BHE/S7 控制信号 ALE，RD，M/IO，DEN，DT/R 总线周期： 把总线周期分成两个阶段，还要关注其中的两个时刻 2.4.1 8086/8088单CPU系统操作时序 控制信号的分类 一、8086存储器读时序 地址/数据信号 AD15~AD0，A19/S6～A16/S3,BHE/S7 控制信号 ALE，RD，M/IO，DEN，DT/R 三、8088访问存储器时序 8位数据信号 无BHE信号 四、8086/8088访问I/O时序 不需高4位数据信号 不需BHE信号 2.4.2 8086/8088总线周期中的等待状态 总线周期何时需要延长 延长的含义 2.4.3 总线空闲周期 什么情况不需要执行总线周期 空闲周期时EU和BIU的状态 课后巩固 二、8086存储器写时序 A19/S6~A16/S3： NMI，INTR， RESET