CMOS工艺与器件.pptVIP

Part 1 超大规模集成电路设计基础 Chap 2 CMOS工艺与器件 Part 1 超大规模集成电路设计导论 Chap2 CMOS工艺与器件 Chap3 逻辑门单元电路 Chap4 组合逻辑电路 Chap5 时序逻辑电路 Chap6 功能块与子系统 CMOS工艺与器件 CMOS的概念 CMOS制造工艺 MOS管的电性能 连线 CMOS器件的版图设计 半导体及其导电能力 P型和N型半导体 MOS管 MOS管 CMOS CMOS： Complementary MOS CMOS Inventor: the most simple CMOS circuit CMOS CMOS circuit： have complementary pullup (p-type) and pulldown (n-type) networks CMOS 如何制造CMOS？ 双阱制造工艺 单阱（N阱）制造工艺 CMOS工艺与器件 CMOS的概念 CMOS制造工艺 MOS管的电性能 连线 CMOS器件的版图设计 CMOS工艺(双阱)步骤示意 CMOS Process steps (1) First place wells to provide properly-doped substrate for n-type, p-type MOS: p-well ＝ 前面所提的nmos管的 p-衬底，可在在上面形成nmos n-well ＝ 前面所提的pmos管的 n-衬底，可在在上面形成pmos CMOS工艺(双阱)步骤示意 CMOS Process steps (2) Pattern polysilicon before diffusion regions CMOS工艺(双阱)步骤示意 CMOS Process steps (3) Add diffusions, Self-aligned CMOS工艺(双阱)步骤示意 CMOS Process steps (4) Start adding metal layers（matal1, metal2…） 制造：制版与光刻（1） CMOS Device/IC制造包括制版和光刻两部分，完成从Layout到Mask到Device的过程 制版：将芯片设计版图（Layout）图形转换成掩膜图形（Mask） 光刻：将Mask转移到半导体晶圆（Wafer）上，制造成Device/IC 刚才的Process讲的是如何从Mask到Device on Wafer的光刻的工艺过程 制造：制版与光刻（2）  制版：将设计得到的芯片版图（Layout）图形转换成掩膜（Mask）图形 光刻系统 CMOS工艺(N阱)详细制造步骤(1) CMOS工艺(N阱)详细制造步骤(2) CMOS工艺(N阱)详细制造步骤(2) CMOS工艺(N阱)详细制造步骤(3) CMOS工艺(N阱)详细制造步骤(4) CMOS工艺(N阱)详细制造步骤(5) CMOS工艺(N阱)详细制造步骤(6) CMOS工艺(N阱)详细制造步骤(7) N阱CMOS工艺详细制造步骤(8) N阱CMOS工艺详细制造步骤(8) N阱CMOS工艺详细制造步骤(9) a CMOS Inverter：剖面图及版图（俯视图） a CMOS Inverter：剖面图及版图（俯视图） CMOS工艺与器件 CMOS的概念 CMOS制造工艺 MOS管的电性能 连线 MOS/CMOS器件的版图设计 MOS管的电性能 MOSFET的电流－电压关系 MOSFET的寄生参数 MOSFET的电路仿真 MOSFET的栅极 栅的基本结构是平板电容 Gate capacitance helps determine charge in channel which forms inversion region 电压与沟道（1） 电压与沟道（2） 线性区 当Vds较小时，沿沟道电位变化较小，整个沟道厚度变化不大，漏极电流Id随漏极电压Vds的变化而线性变化。 沟道夹断 随着Vds的增大，Id与Vds曲线越来越偏离线性关系。当Vds=Vgs-Vt时，漏极附近不再存在反型层，这时称沟道在漏极附近被夹断，夹断点与漏极之间的夹断区成为一个高阻区。 饱和区 沟道被夹断后，若Vds再增加，增加的漏极电压主要降落在夹断点到漏极之间的高阻区上。但夹断点与漏极之间的电场很强，可以把从沟道中流过来的载流子（N沟道的电子）拉向漏极。因此，这时Id基本