微机原理与接口技术 南京信息工程大学第5章-存储器技术.pptVIP

主要内容 存储器概述 5.1.1 存储器的分类 课堂练习 课堂练习 5.1.2 存储器性能指标 5.1.2 存储器性能指标 5.1.3 存储器系统结构 5.1.3 存储器系统结构 5.1.3 存储器系统结构 5.1.3 存储器系统结构 5.1.3 存储器系统结构 主要内容 随机读写存储器 5.2.1 静态RAM 5.2.1 静态RAM 5.2.1 静态RAM 5.2.1 静态RAM 5.2.1 静态RAM 5.2.1 静态RAM 5.2.1 静态RAM 5.2.1 静态RAM 随机读写存储器 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 5.2.2 动态RAM 课堂练习 5.2.2 动态RAM 主要内容 5.3 CPU与存储器的连接 预备知识 预备知识 预备知识 预备知识 课堂练习 预备知识 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3.1 存储器扩展 课堂练习 5.3.1 存储器扩展 课堂练习 课堂练习 讨论 讨论 5.3.1 存储器扩展 5.3.1 存储器扩展 5.3 CPU与存储器的连接 5.3.2 存储器译码 5.3.2 存储器译码 5.3.2 存储器译码 5.3.2 存储器译码 一个存储单元具有多个存储地址的现象； 例如：上例中1号芯片在一个段内(64K)有4组地址可用 0400H~07FFH，4400H~47FFH，8400H~87FFH，C400H~C7FHH 原因：有些高位地址线没有用、可任意； 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”； 选取的原则：高位地址全为0的地址。 5.3.2 存储器译码 5.3.2 存储器译码 5.3.2 存储器译码 5.3.2 存储器译码 5.3.2 存储器译码 5.3.2 存储器译码 5.3.2 存储器译码 5.3.2 存储器译码 8086 CPU 与 SRAM 的连接 主要内容 现代微机的存储体系 5.4.1 Cache-主存存储层次 5.4.1 Cache-主存存储层次 5.4.1 Cache-主存存储层次 5.4.1 Cache-主存存储层次 课堂练习 5.4.2 主辅存存储体系 5.4.2 主辅存存储体系 5.4.2 主辅存存储体系 5.4.3 并行主存系统及新型RAM 本章知识点回顾 本章知识点回顾 参考文献 网络资源 一般 了解 正确 理解 熟练 掌握 基本要求 知识点 存储器构成原理 存储器结构选择 ? ? 地址分配及地址译码 ? ? 数据、控制线连接 ? Cache ? 虚拟存储器 ? 张颖超, 叶彦斐等. 微机原理与接口技术. 北京:电子工业出版社. 2011.2 周荷琴, 吴秀清等. 微型计算机原理与接口技术(第4版). 合肥:中国科学技术大学出版社. 2008.6 武自芳. 微型计算机原理与接口技术常见题型解析及模拟题. 西安:西北工业大学出版社(第3版). 2003.9 邹逢兴. 微型计算机原理及其应用典型题解析及实战模拟. 长沙:国防科技大学出版社. 2001.6 朱庆保, 张颖超, 孙燕微机系统原理与接口. 南京:南京大学出版社. 2003.8. /wxjsjyl/index.htm 南京信息工程大学微型计算机原理精品课程网站 在这一章，我们将详细学习存储器的相关知识。包括存储器的分类，性能指标，结构特点等。RAM的原理。如何用不同型号的存储器芯片设计得到所需容量的存储器等。最后介绍现代微机的存储体系，这部分内容与计算机软件技术基础第4章的内容有些重合 存储体是核心，这里的存储体是RAM，它由若干基本存储单元组成，每个存储单元存放一个二进制位。根据存储单元的原理不同，可以得到两种不同的RAM，SRAM和DRAM，在下一节将会介绍。 一个存储芯片如果要存放M*N位二进制信息，就需要M*N个基本存储单元，它们按一定的规则排列起来，就构成存储体。（见动画） 地址译码电路对CPU送来的n位地址信息进行译码，从而选中片内某一存储单元，在读写控制电路的作用下，对该单元进行读写。 利用多个晶体管组成的电路来保存一位二进制信息，只要不掉电，这个信息就可以稳定的保存。 DRAM的集成度比较高，一般都采用行列地址线复用的方式，减少体积和引脚数。为此芯片内设有行地址锁存器。 在第