【毕业设计】-基于QuartusII的四组智力抢答器的设计与仿真的设计与研究（整理版）.docVIP

学号~~~~~~~~~~~~~~ 密级 公开 北京师范大学本科毕业论文 基于QuartusII的四组智力抢答器的设计与仿真 学 院 名 称：电子工程学院 专 业 名 称：电子设计 学 生 姓 名：~~~ 指 导 教 师：~~ 教授 二○一三年五月 郑 重 声 明 本人呈交的学位论文，是在导师的指导下，独立进行研究工作所取得的成果，所有数据、图片资料真实可靠。尽我所知，除文中已经注明引用的内容外，本学位论文的研究成果不包含他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确的方式标明。本学位论文的知识产权归属于培养单位。 本人签名： 日期： 摘要 本设计实现了四组智力抢答器的逻辑功能，主要由抢答鉴别模块、计分模块、7段译码显示模块、顶层模块等部分组成。采用VHDL语言编写代码，并在Quartus II6.0环境进行编译仿真，通过分析仿真结果，可以很好的完成抢答器的预定功能和要求。 关键词： VHDL；Quartus II6.0；抢答器 ABSTRACT This design implements the logic function of the four-group intelligence Responder. It is mainly composed of the identification module of answering machine, scoring module, 7-segment decode display module, top-level module and so on. The whole code is described in the VHDL Hardware Description Language, and carried on the compiling and testing in the Quartus||6.0. By analyzing the results of simulation ,it shows that the answering machine has meet the expected functions and requirements . Key words: VHDL;Quartus II6.0;Responder 目录 第1章 绪论 1 1.1研究背景 1 1.2研究目的 1 第2章 EDA简介 3 2.1 EDA技术介绍 3 2.2 VHDL简介 3 2.3 Quartus II简介 4 2.4 可编译逻辑器件 FPGA/CPLD简介 5 第3章 四组智力抢答器的设计 6 3.1系统设计要求 6 3.2顶层模块的设计 6 3.3抢答判别模块的设计 10 3.4计分模块的设计 13 3.5 7段LED显示驱动模块的设计 14 第4章 四组智力抢答器的仿真结果 16 4.1顶层模块的仿真结果 16 4.2 抢答判别模块的仿真结果 16 4.3 计分模块的仿真结果 17 4.4 7段LED显示驱动模块的仿真结果 17 总 结 19 参考文献 20 致 谢 21 附 录 22  第1章 绪论 1.1研究背景 人类社会进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是EDA技术。没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的,但是面对当今飞速发展的电子产品市场，设计师需要更加实用、快捷的EDA工具，使用统一的集体化设计，改变传统的设计思路，将精力集中到设计构想、方案比较和寻找优化设计等方面，需要以最快的速度，开发出性能优良、质量一流的电子产品，对EDA技术提出了更高的要求。传统的EDA设计方法采用自底向上的设计方法，一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出