vortex86sx容错性介绍.docVIP

Vortex86SX容错功能介绍 关于容错性 容错是计算机应用系统稳定、可靠、有效、持续运行的重要保证。许多的服务行业必须保证二十四小时不间断运行，否则将给单位或企业带来很大的经济损失和社会负面影响，因此电脑的正常运行和数据的安全就显得尤为重要。电脑首要的也是最主要的安全问题就是硬件和软件的安全，但同时，由于PC机的安全性因素，基于该平台业务系统的安全，稳定可靠和系统的持续运行成为系统的关键，因此，x86架构下的容错系统受到越来越多的欢迎 。下面就结合我公司（昭营科技）的具体产品情况简单阐述Vortex86SX（以下简称VSX）的容错功能。 容错原理图 上图为我公司产品容错原理图，我们分为仲裁区、信息交换区、数据效验区和其他区域来讲解。 1、仲裁区： 是判断板卡在何种情况下让没Master把控制权转给Slave。 A、WDT1：看门狗1启动 B、SYSTEM RESET：系统重新启动 C、SOFTWARE CONTRNOL：软件控制 D、WDT0：看门狗0启动 E、Ext system fail in：系统外在触发 F、MANUAL SWITCH A：系统手动切换 G、INVALID CODE：非法指令 在以上七种情况发生时Master会把控制权推给Slave，因为转换时间极短仅为1微秒，达到即使板卡偶出现意外也不会死机，。 2、信息交换区： SRAM为暂存器有两个作用作为数据临时存放区域和共享空间实现数据的交换。在GPCS DECODER控制下Master可以向自己的4K SRAM空间写数据，还可以通过GPCS0向Slave的4K空间写数据，这样不但使得Master的存储空间扩大了一倍，从4K变为8K，而且更容易实现两块板卡信息的比较达到信息同步。 3、数据交换区： 通过高速串口COM9可以实现主从盘SRAM中数据的比对达到Master和Slave信息的同步，也可以实现两个系统间的数据交换。 4、其它区域： UART1—UART4是串口数据的抑制容错，也就是两块主板（Master and Slave）的串口同时接到设备的同一串口，Master主板的串口会抑制Slave主板串口的工作，设备只接受Master信息，所以串口是可控I/O。 GPIO PORT0----GPIO PORT2是指GPIO端口的抑制容错。 KBD/MS是指鼠标和键盘的抑制容错。 容错的硬件设置 必须有两块VSX CPU为核心的板卡，型号与规范一致每块板卡必须有PC104总线. 把两块同样的VSX 板卡用104堆叠起来。 用BoR 总线把两块板卡的容错接口连接起来。如下图 这样硬件就设置完成了。 软件的设置 开机按DEL进入BIOS设置 选择Chipset下的 SouthBridge Configuration 目录如图 SouthBridge Configuration 目录下有GPCS configuration and Redundancy Control configuration 两项需要设置。 第一项：GPCS设置 把GPCS功能打开设为[Enabled] GPCS0 Command 来控制数据映射类型（内存映射与I/O映射），默认选择内存映射 8 bit 可读可写。 GPCS0 start address 设置数据映射起始地址，默认为[000c8000] GPCS0 MASK compare bit 来确定有效字段数 第二项：Redundancy Control Configuration 1. a.. Dual port 4k SRAM 设置为 [Enabled] 打开4k SRAM 暂存器空间 b. SRAM Command来控制数据映射类型（内存映射与I/O映射），默认为[Mem r/w 8 bit] c. SRAM start Address设置数据映射起始地址，默认为[000D0000] d. SRAM Compare Bit来确定有效字段数，默认为[FFFFF000] 2. com9设置 a. SB serial port 9选择串口地址 b. IRQ9选择COM9中断地址 3.wachdog 0 and 1 看门狗容错功能的开启与关闭 4. Invalid opcode condition 非法指令容错功能的开启与关闭。 关于容错涉及概念解释 堆叠： 把两块VSX主板通过PC104接口叠加到一起。 BoR： BoR(bridge of redundancy),这是我公司专为容错性设计的一组总线，总线的两端分别连接到两块主板（A,B）的容错接口（Redundancy）线序如下图 A SYS B SYS 1 （GND） 1 （GND） 2 (SYSTEM-A Fail ou