湖南大学数字设计讲义硬件描述语言精品.pptVIP

1,2,3 学习要求： 了解VHDL语言的基本特性, 与一般程序语言的不同之处 学习VHDL的三种编程风格 初步学会使用VHDL 第5章 硬件描述语言 5.1 基于HDL的数字设计 数字设计方法变迁 人工画原理图与电路板图； 计算机辅助画图（CAD）； 使用简单HDL描述逻辑表达式，以便使用PLD器件； 使用“汇编”式HDL，具有像“if-then-else”和“case”一类较复杂的语句； 使用VHDL和Verilog描述与模拟复杂的数字电路或系统； 使用VHDL和Verilog描述、模拟与综合复杂数字电路或系统。 为什么要用HDL？ 系统规模越来越大 系统功能越来越复杂 5.1 基于HDL的数字设计（续） 设计流程 前端步骤：在方框图层次上描述基本方法和构件块，无“电路”意味 分层，画方框图：系统规划 编码：系统功能描述 编译：检查语法错误 模拟：功能验证 5.1 基于HDL的数字设计（续） 设计流程 后端步骤：基本方法和构件块物理实现的描述，与目标技术相关联 综合：生成目标技术中（如PLD）使用的基本元素和部件的集合 拟合：基本元素和部件的物理描述，包括位置、尺寸大小。 定时验证：时间特性验证 5.3.1 程序结构 电路描述 实体：描述电路的外部特性，即输入与输出，以便与其它模块联系； 结构：描述模块内部的结构或模块的行为； VHDL允许一个实体对应多种结构。 mode（信号方向）：in—输入，out—输出，inout—输入/输出， buffer—缓冲输出 5.3.1 程序结构（续） 5.3.2 类型、常量和数组 类型 VHDL程序中的所有信号、变量和常量都必须有相关的“类型”； VHDL是一种“强类型”语言，不支持类型的自动转换。 bit: a 1-bit value representing a wire( 0 or 1 ) bit_vector: an array of bits std_logic: represents a digital logic value(U, X, 0, 1, Z, ‘W, ‘L, ‘H, ‘-) std_logic_vector: an array of std_logic (bus) physical: time, voltage, etc. access: similar to pointers in C file: for reading and writing disc files severity level (严格、严厉、激烈) real integer enumerated （列举的） array record 5.3.3 函数和过程 函数与过程 与其它高级程序语言的函数一样，VHDL函数接收一些参数，返回一个结果，每个参数和结果都有一个预定义类型。 函数名 形参说明 返回值类型 5.3.3 函数和过程（续） 并发语句 component concurrent signal assignment concurrent conditional signal assignment selective signal assignment process statement 互相连接的元件都在同时互相影响，并不按特定的、顺序的时间步骤进行。 在VHDL结构体中，若最后的语句更新了由第一个语句使用的信号，那么模拟器将回到第一个语句，并根据刚刚改变的信号更新其结果，直到被模拟的电路稳定下来为止。 设X的初值为1, 则顺序语句 X=0; Y=X 将导致Y=0 而Y=X;X=0 将导致Y=1 若为并发语句, 则两种结果相同, 且Y=0. 5.3.5 结构形式的设计元素 结构化电路设计方法 使用组件 （ component ）语句的VHDL结构体通常称为结构描述（ structural description ）或结构设计（structural design），它定义了实现实体的信号与实体的精确互连结构。 5.3.5 结构形式的设计元素（续） 5.3.6 数据流形式的设计元素 数据流式电路设计方法 利用数据流及其在电路中的操作来描述一个电路，称为数据流描述（dataflow description）或数据流设计（dataflow design）。 数据流描述描述了数据流的运动方向、运动路径和运动结果。可使用各种赋值语句来进行电路的数据流式设计。 5.3.7 行为形式的设计元素 行为式电路设计方法 对系统数学模型，即输入与输出之间的数学关系的描述称为行为描述。它是一种高层次的抽象，不涉及具体的电路元件，没有电路意味。 用进程（pro