VLSI设计工学6.pptVIP

VLSI設計工学６ タイミング解析?最適化 順序回路合成の基本 順序回路マクロ ６月１４，２１日は石原先生による代講 設計の上位レベルの設計手法とその支援法 ソフトウェアを書くようにハードウェアを書く（設計する） タイミング最適化設計の流れ フロントエンドとバックエンドは別々 レイアウト後の情報を戻して（back annotation）、タイミング最適化を繰り返す 問題点 最適化ルーチンでは、レイアウト後の実際の配線容量や遅延モデルとは異なるモデルで最適化している タイミング最適化が収束しにくい タイミング最適化というのは、なかなか収束しない！ 基本事項?定義 信号cのarrival time 外部入力からの信号が c に到達するのに要する最大時間 信号cのrequired time タイミング制約を満たすために、信号 c の値が確定していなけばならない時刻 信号cのスラック: （信号cのrequired time） - （信号cのarrival time） クリティカルパス: 最小のスラックをもつ信号の集合 タイミング最適化の目標: スラックの最小値を最大化する タイミング最適化の基本プロシージャ 基本ルーチン { タイミング解析; while ( 目標に到達していない) { 次のクリティカルな場所を選ぶ; その場所を 回路変換 する; タイミング解析;