基于EDA技术的DPSK调制解调系统设计.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于EDA技术的DPSK调制解调系统设计

数字通信原理与技术设计报告书 课题名称 基于EDA技术的DPSK调制解调 系统设计 姓 名 李林芳 学 号 0712402-30 院 系 物理与电信工程系 专 业 通信工程 指导教师 曾专武 2010年 1 月15日 一、设计任务及要求: 设计任务: 利用EDA技术设计程序将数字基带信号进行DPSK调制和解调的过程仿真出来。 设计要求: 在对数字通信原理中DPSK调制解调过程的充分理解下熟练地运用VHDL语言设计程序绝对码-相对码转换、CPSK调制、CPSK解调和相对码-绝对转换并仿真出来。 指导教师签名:________ 2010年 1 月 15 日 二、指导教师评语: 指导教师签名:__________ 2010年 1 月 15 日 三、成绩 验收盖章 :__________ 2010年 1 月 15 日 基于EDA技术的DPSK调制解调系统设计 0712402-30 李林芳 (湖南城市学院物理与电信工程系通信工程专业,益阳,413000) 1设计目的 通过本课程设计的开展,我能够掌握通信原理中数字信号的DPSK调制和解调,并能用EDA技术进行编程设计并进行软件仿真。 2设计要求 熟悉用VHDL语言进行程序设计进行数字基带信号的DPSK调制与解调的硬件设计,要求用程序设计绝对码-相对码转换、cpsk调制、cpsk解调,相对码-绝对码转换,并进行dpsk调制与解调仿真。 3设计原理 DPSK(差分相移键控)调制解调通过对未调制基带信号进行绝对码-相对码转换、cpsk调制、cpsk解调,相对码-绝对码转换达成目的。输入基带信号是一串二进制数,绝对码和相对码是相移键控的基础,绝对码是以基带信号码元的电平直接表示数字信息的。如假设高电平代表“1”,低电平代表“0”,相对码是用基带信号码元的电平相对前一码元的电平有无变化来表示数字信息的,假如相对电平有跳变表示“1”,无跳变表示“0”。首先用绝对码表示未调制信号,然后进行绝对码-相对码转换,接着进行CPSK调制,利用载波的不同相位去直接传送数字信息,即与载波进行相位调制,是用数字基带信号控制载波的相位,使载波的相位发生跳变。对二进制CPSK,若用相位π代表“0”码,相位0代表“1”码,即规定数字基带信号为“ 0”码时,已调信号相对于载波的相位为π;数字基带信号为“1”码时,已调信号相对于载波相位为同相。按此规定,2CPSK信号的数学表示式(1.1)为 (1.1) 式中θ0为载波的初相位。受控载波在0、π两个相位上变化。解调时,把相对码从载波上分离恢复出来,必须要先恢复载波,然后把载波与CPSK信号进行比较,才能恢复基带信号。最后进行相对码—绝对码转换,恢复为输入的基带信号。 4 程序的设计 4.1 绝对码-相对码转换VHDL程序 --文件名:DPSKjuexiang --功能:基于VHDL硬件描述语言,对基带信号进行绝对码到相对码的转换 library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity DPSKjuexiang is port(clk :in std_logic; --系统时钟 start :in std_logic; --开始转换信号 x :in std_logic; --绝对码输入信号 y :out std_logic); --相对码输出信号 end DPSKjuexiang; architecture juexiang of DPSKjuexiang is signal q:integer range 0 to 3; --分频器 signal xx:std_logic; --中间寄存信号 begin process(clk,x) --此进程完成绝对码到相对码的转换 begin if clkevent and clk=1 then if start=0 then q=0; xx=0; elsif q=0 then q=1; xx=xx xor x;y=xx

文档评论(0)

womei + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档