实验16 集成计数器及应用.pdfVIP

字逻辑设计 实验十六 集成计数器及应用 一、实验目的 1、掌握集成计数器的基本功能 2 、进一步体会用集成电路构成计数器的方法。 3、运用集成计数器构成1/N 分频器。 二、实验原理 1 、实现任意进制计 （1）用复位法获得任意进制计数器 假定已有一个N 进制计数器，而需要得到一个M 进制计数器时，只要MN， 用复位法使计数器计数到M 时置零，即获得M 进制计 器。如下图 16-1 所示为 一个由74LS192 十进制计数器接成的6 进制计数器。 图16－1 6 进制计数器 （2 ）利用预置功能获得M 进制计数器 下图为用三个74LS192 组成的421 进制的计数器。 字逻辑设计 图16-2 421 进制计数器 外加的由与非门构成的锁存器可以克服器件计数速度的离散性，保证在反馈 置“0 ”信号作用下可靠置“0 。 图16-3 是一个特殊的12 进制的计数器电路方案。在数字钟里，对十位的计 时顺序是 1、2 、3、……、11、12，即是 12 进制的，且无0 数。如下图所示， 当计数到 13 时，通过与非门产生一个复位信号，使 74LS192(第二片的时十位) 直接置成0000，而74LS192(第一片) ，即时的个位直接置成0001，从而实现了从 1 开始到12 的计数。 图16-3 特殊的12 进制计数器 字逻辑设计 三、实验设备与器材 1、数字逻辑电路实验箱。 2 、芯片774LS32、74LS192，74LS90，74LS161 。74LS248 （74LS48 ） 四、实验内容及实验步骤 1、 测试74LS90 的逻辑功能 74LS90 为中规模TTL 集成计数器，可实现二分频、五分频和十分频等功能， 它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所 示： 图16-1 74LS90 的引脚排列图 表16-1 74LS90 的功能表 【原理图】 字逻辑设计 【功能仿真波形图】 1）二进制计数器仿真波形 2）异步五进制加法计数器仿真波形 3）修改电路联线，当QA 和CLKB 端相连，时钟脉冲从A 端输入，从QD，QC，QB， QA 端输出，重新编译并仿真，验证芯片构成的是8421 码十进制计数器； 原理图： 字逻辑设计 功能波形图： 4）当CLKA 端和QD 端相连，时钟脉冲从CLKB 端输入，从QD，QC，QB，QA 端输 出，验证芯片构成的是几进制计数器，并回答是什么编码的计数器。（选做） 【实验结果 （请对以上4 个小步骤，分别验证实验结果并记录）】 2、测试74LS161 的逻辑功能 表16- 2 74 161 真值表 【原理图】 字逻辑设计 【功能仿真波形图】 【管脚配置】 【下载到FPGA （截图）】 【实验结果 （请 两幅照片，一幅对应开关输入，一幅对应编码输出），并分析 结果 （表格 16-2）】 5. 采用74161 实现任意进制计数器。（如实现5 进制计数） 【原理图】 1）采用归零法