高级误码分析为高速数据通信提供了新的故障排除方法(zh)(pdf,1.21.pdfVIP

高级误码分析为高速 数据通信提供了新的 故障排除方法 作者：Paul Brooks 和 Juan Masmela 简介 25 G – 新的 I/O 标准 过去十年中，10 G 已经成为了长距离和短距离高速（高级）数据通信链路事实上的标准。自上世 纪九十年代末以来，已经投入了大量的资源来优化包含 10 G 输入/输出 (I/O) 的集成电路 (IC) ，以 图建立一个健康的生态系统来经济高效地部署 10 G 链路。从短距离芯片间接口，直至长距离 (LR 10 km) 或更远的光学模块，这一标准都可以针对其很好地进行扩展。10 G 技术大大改善了成 本比例，取代了 40 GE 中昂贵的（第一代）40 G 技术。但是，它要求建立一个新的事实上的速率 来满足更新标准（例如 100 GE ）的需求。 适用于高速通信接口的理想技术的主流选件是以最少的并行信道更经济高效的实现方式。 100 GE 的传输选择包括 10 x 10 G （用为初始主机接口）、4 x 25 G （标准）、2 x 50 G 或 1 x 100 G 。很明显，50 G 和 100 G I/O 会带来极大的难 题，并很有可能在若干年内带来大幅价格溢价，因此将选择标准降低到了 10 x 10 G 或 4 x 25 G 。10 G 选项可利用现有 10 G I/O 技术，并将建立一个 涵盖三代 10 G IC 的知识体系，而 4 x 25 G 则使用 40% 的组件（因而减少了体积、成本、连接器大小以及 PCB 迹线区域）。趋势表明，人们正在转向 使用基于 4 x 25 G 的 100 GE ；然而，第一代 (CFP) 上使用了 10 x 10 G 主机电气接口，因为 25 G 技术太过新颖，无法用作广泛部署的可插拔接口。 基于 25 G 的 I/O 很快将成为许多未来技术事实上的 I/O 速度，这些技术包括 100 G 以太网、OTU4 和 Infiniband 。而且，如今您可以在特殊应用集成 电路 (ASIC) 、时钟和数据恢复 (CDR) 以及现场可编程门阵列 (FPGA) 上找到 25 G I/O 。 White Paper 难题 信号完整性、串扰、CDR 和 FIFO 、真实数据信号以及抖动 如今用于大多数高速数据链路的第三代 10 G I/O 的性价比和功率容量使其可经济高效地加以部署。即使有了这项成熟的技术，基于 10 x 10 G 的第一代 100 G 仍然存在许多信号完整性和性能问题，例如抖动容限和动态偏差。要转为使用 25 G ，将需要解决更多的问题，之后 100 G （使用 4 x 25 G ）才 可能成为真正的主流技术。 主要问题（特别是第一代 25 G I/O IC 的主要问题）包括： yy 信号完整性 y CDR 性能 yy 抖动容限 yy 动态偏差容限 yy 码型敏感性 这些问题在较低比特率下已经足够难以应对；而在 10 G 以上的比特率下，传统工具能提供的帮助很少；因此需要一种新的方法，特别是用于加速故障 排除以及用于查找故障的方法，力图在市场上抢占先机。 而且，许多现代部件在真实的流量情况（例如以太网和 OTN ）下会表现出不同的性能，从而使问题进一步复杂化。基本的 PRBS 测试信号无法揭示所 有问题或代表真实使用案例。要确保产品可靠，制造商必须能够测试和验证真实流量。 传统方法 传统 BERT 缺少标记 传统 BERT 可提供控制脉冲参数，例如电压摆幅和过渡。但是，它们有限的诊断功能（比如误码计数和误码检测）无法支持真实验证和测试所需的成帧 以太网或 OTN 信号（见图 1 ）。 最终用户要依靠他们的经验和直觉来进行故障排除和验证，这样可能要花费很长时间来查找根本原因，对于 CDR 和 FIFO 滑动或对码型敏感的情况而 言，可能会带来特别大的难题。动态偏差变化为传统 BERT 带来了更多困难（对于 100 GE 和 OTU4 中使用的多通道总线而言很严重）。 用户想要根据所需的几分之一个 UI 准确地操作相对通道间偏差通常困难重重。 传统的、极为昂贵的多箱 BERT 的连接性也有限，因为它们缺乏对真实插拔模块（例如 CFP2 ）的本机支持。因此，最终用户必须将被测设备 (DUT) 与 昂贵的相位匹配微波电缆对连接。通常还需要单独的电源和笔记本电脑来控制 DUT 以及为其供电。