EDA实验报告完整版..doc

数字系统设计基础实验报告 实验名称： 1.组合电路设计___ 2.失序电路设计___ 3.计数器的设计___ 4.原理图设计加法器 学 号：____ ____ 姓 名：___ 姚 伟_______ 班 级: __ 计科09-1班_____ 老 师：__ ______ 中国矿业大学计算机学院 2011年10月27日 实验一：组合电路的设计 实验目的 熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、仿真和硬件测试。 实验任务 任务1：利用QuartusⅡ完成2选1多路选择器的文本编辑输入和仿真测试等步骤，得出仿真波形。最后在试验系统上进行硬件测试，验证本项设计的功能。 任务2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述电路图，并将此文件放在同一目录中。 对于任务中的例子分别进行编译、综合、仿真，并对其仿真波形作出分析说明。 实验过程 新建一个文件夹，取名CNT10。 输入源程序。 文件存盘，文件名为cnt10，扩展名为.vhd。 创建工程，按照老师要求对软件进行设置。 进行失序仿真，得到仿真图形。 实验程序 任务1： entity CNT10 IS port (a,b,s:in bit; y:out bit); end entity CNT10; architecture one of CNT10 is begin process (a,b,s) if s=0 then y=a; else y=b; end if; end process; end architecture one; 任务2： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUXK IS PORT (s0,s1: in STD_LOGIC; a1,a2,a3: in STD_LOGIC; outy: out STD_LOGIC ); END ENTITY MUXK; ARCHITECTURE double OF MUXK IS SIGNAL tmpout,tmp:STD_LOGIC; BEGIN u1: PROCESS(s0,a2,a3,tmp) BEGIN IF s0=0 then tmp=a2; else tmp=a3; END IF ; END PROCESS u1 ; u2: PROCESS(s1,a1,tmp,tmpout) BEGIN IF s1=0 then tmpout=a1; else tmpout=tmp; END IF ; END PROCESS u2 ; outy=tmpout; END ARCHITECTURE double; 实验结果 任务1： 任务2： 实验体会 在课堂上对于“EDA与VHDL”这门课的用处及用法一直一知半解，课上对于一些编程也是学的很模糊，因为学习过模拟电路与数字电路，所以总认为器件仿真要用电脑模拟器件或者直接用实物，但是通过本次实验对QuartusⅡ的初步接触，了解了其功能的强大。通过实验我初步掌握了软件的使用技巧，对下节课的实验打下了很好的基本功。 实验二：时序电路设计 实验目的 熟悉QuartusⅡ的VHDL文本设计过程，学习简单时序电路的设计、仿真和测试。 实验任务 任务1：设计触发器，给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。 任务2：设计锁存器，同样给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。 实验过程 新建一个文件夹，取名second。 输入源程序。 文件存盘，文件名为second，扩展名为.vhd。 创建工程，按照老师要求对软件进行设置。 进行失序仿真，得到仿真图形。 实验程序 任务1： library ieee; u