- 1、本文档共147页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
半导体物理第三章..ppt
● 饱和电离区的确定 ● 简并半导体 载流子浓度 简并条件: 或 简并时的杂质浓度和杂质能级 重掺杂 杂质能带 第三章习题 10. 已知:T=300K, ni=2.4×1013/cm3, △ED=0.0127ev,Nc=1.05×1019/cm3, D-=10% 解: 12. 已知:△ED=0.04ev,D-=10% , 解: (1/cm3) 令: 13. 已知: ND=1015/cm3,△ED=0.044ev 解:77K时,材料处于低温弱电离区 其中:NA=0 no=7.5×1014/cm3 或: =1.57×1015/cm3 T=300K时,ni=1.5×1010/cm3<<ND 材料处于饱和电离区 500k时, 材料处于过渡区 =1.13×1015/cm3 800k时,ni=9×1016(1017)/cm3>>ND 材料处于本征 区 no=po=ni 14.已知: 解: NA>ND,材料为P型 材料处于饱和电离区 或: 15.已知:NA=1022/m3=1016/cm3 T=300K和600K 解: T=300K时,ni=1.5×1010/cm3<<NA 材料处于饱和电离区 po=NA=1016/cm3 或: 600K时,ni=8×1015/cm3 材料处于过渡区 21. 试计算掺磷的硅,锗在室温下开始发 生弱简并时的杂质浓度为多少? 解: 由 no=nD+ N型半导体 又∵ 弱简并时,EF+2kT=EC ?=2 当ND<<ni时: 靠近本征区一边 4. 本征激发区 (高温) n0 ?? ND, p0 ?? NA n型Si中电子浓度n与温度T的关系: 杂质离化区 过渡区 本征激发区 ni 饱和区 ND 0 ni T n n 型硅中电子浓度与温度关系 n 200 400 600 P型半导体的载流子浓度和费米能级 1. 低温弱电离区 4. 本征激发区 T↑,EF↑ 3. 过渡区 po=NA,no=ni2/NA 2. 饱和电离区 计算掺杂半导体的载流子浓度时,需首先考虑属于何种温区。 一般:T:300K左右,且掺杂浓度>>ni 属于饱和电离区 注意: N型:no=ND—NA 或 no=ND P型:po=NA—ND 或 po=NA 三、工作温区(强电离区)的确定 1.??已知工作温度(Tmin—Tmax)确定掺杂范围(ND)min—(ND)max ?由Tmax确定(ND)min ● 根据Tmax,由lnni ~1/T曲线查出 Tmax对应的ni; ● 根据ni的公式计算出Tmax所对应的ni; 要达到全电离,要求ED>>EF 由Tmin确定(ND)max 在强电离区: 一般:D-= 0.1,达到全电离。 室温时:NC=2.8×1019/cm3,△ED=0.044ev (ND)max=3×1017/cm3 (ND)min=10ni(500K) 查表得:T=500K时,ni=5×1014/cm3 (ND)min=5×1015/cm3 例:计算工作温度在室温到 500K 的掺 P 的 Si 半导体的施主浓度范围。 工作温区=强电离区 Tmin=300K,Tmax=500K 2. 已知杂质范围确定工作温区 (ND)min→Tmax (ND)max→Tmin §3.7 简并半导体 一、简并半导体的载流子浓度 1. EF 位于导带中 其中: 费米积分 (J为整数和半整数) ξ -4 -3 -2 -1 -1/2 0 1/2 F1/2(ξ) 0.016 0.043 0.115 0.29 0.45 0.689 0.99 1 2 3 4 1.396 2.502 3.977 5.771 2. EF 位于价带中 二、简并化条件 非简并: 简并: 0·1 -4 -2 0 2 4 6 8 0.2 0·5 2 5 10 20 费米 经典 no 1 EC- EF ? 2kT,非简并 0 < EC -EF ≤ 2kT,弱简并 EF-EC≥ 0 或 EC -EF ≤ 0,简并 n 型半导体的简并条件:EF-EC≥0 P型半导体的简并条件:EV-EF≥0 no=nD+ ∵ 简并时,EF=EC,∴ED
文档评论(0)