多功能数字钟_.docVIP

Xilinx FPGA实验报告 ——多功能数字钟 多功能数字钟 设计内容及要求 设计一个电子时钟。 要求可以显示时、分、秒。小时为24翻1。 用户可以设置时间，即校时。分快校时、手动校时两种 具有可以设任意时刻闹的闹钟功能。 （扩展一） 具有仿电台报时功能：接近整点时的51、53、55、57秒响低音；59秒响高音。（扩展一） 具有自动报整点时数功能。（扩展二） 具有手动报整点时数功能。（扩展二） 具有LCD显示的功能。 具有万年历的功能，能根据日期查询到当天是星期几。 实验条件说明（包括实验板、芯片资源的介绍） 实验板： Spartan3E XC3S500E 芯片资源： ?S3E实验平台性能与特点? XILINX?XC3S500E?Spartan-3E?FPGA：提供了最多232个I/O引脚和10000个逻辑单元。 ?XILINX?4Mbit?Flash配置PROM。? ?XILINX?XC2C64A?CoolRunner系列CPLD：提供用户使用或辅助FPGA配置。? 64MByte、16位数据宽度、100MHz的DDR?SDRAM接口。? 16MByte?并行INTEL公司的?NOR?FLASH：可存储FPGA配置信息或MicroBlaze指令序列。? ?16Mbits?ST半导体的SPI?串行FLASH：可存储FPGA配置信息或MicroBlaze指令序列。 ??2行，每行可