第二章 集成电路制作工艺.ppt

* 栅侧墙保护 * 形成硅化物 * 2.2.3沟道区逆向掺杂和环绕掺杂 0.1um长的沟道，其中的杂质原子数只有几百个。 杂质数量的随机涨落将导致阈值电压的离散 * 逆向掺杂 * Delta沟道技术 * Halo掺杂结构（环绕掺杂） * Pocket结构（环绕掺杂） * 2.3.4 n+、p+两种类型的硅栅 栅电极材料会影响阈值电压 为了CMOS电路特性对称，NMOS和PMOS的阈值电压的绝对值应相等 NMOS用n+硅栅 PMOS用p+硅栅 * 2.3.5 源、漏延伸区SDE（Source-Drain Extension） * 2.3.6 硅化物自对准结构 减小栅串联电阻 减小源、漏区寄生电阻 Salicide---Self Aligned Silicide * Salicide结构减小源、漏区串联电阻 * 2.3.7铜互连 随着尺寸的缩小，器件的速度提高，而互连线的速度却在下降。 集成度的提高，使互连线层数增加，成本和可靠性下降。 铜的电阻率比铝低40% 铜互连工艺需解决的问题 铜容易扩散进入硅体内 铜会污染加工设备 铜不能用常规的淀积方法和干法刻蚀加工 * “镶嵌”（大马士革damascene）工艺 刻槽 淀积钽或氮化钽---增加电学接触的可靠性 PVD铜薄层---籽晶层 电镀铜 CMP---Chemical Mechanical Polishing 淀积氮化硅 * 常规工艺与镶嵌工艺对比 * 九层铜互连可用于SOC SOC把系统的处理机制、模型算法、芯片结构、各层次电路直到器件的设计紧密结合，在一个单芯片上完成整个系统的功能。SOC的设计以IP核为基础，以硬件描述语言为系统功能的主要描述手段，借助以计算机为平台的EDA工具进行。 * 在集成电路制作中可以通过扩散或离子注入改变材料的电阻率，或改变局部的杂质类 型，形成pn结。为了避免高温过程对器件和电路性能的影响，目前集成电路中主要是通过 离子注入进行掺杂(doping)。离子注入是在常温下进行，不过，离子注入后需要高温退火， 可以采用快速热退火减少高温处理时间。掺杂工艺对集成电路也是非常重要的，因为半导 体的导电性能与其中的杂质类型和杂质数量及分布密切相关。 总之，集成电路就是通过形成某种材料的薄膜、在薄膜上形成需要的图形、在薄膜中或 硅片的局部区域中进行掺杂这样一些基本工序多次加工制成的 * 首先在硅片上生长一薄层Si02作缓冲层，然后淀积氮化硅， * 类似LOCOS工艺，光刻去掉场区的氮化硅和缓冲氧化层。用反应离子刻蚀(RIE)在场区形成浅 的沟槽约300—500 nm深) * 然后进行场区注入，再用CVD淀积二氧 化硅填充沟槽， * 用化学机械抛光(CMP)去掉表面的氧化层，使 硅片表面平整化， * 对常规单阱CMOS工艺，阱区浓度较高，这将使阱内的器件有较大的衬偏系数和源、 漏区pn结电容。先进的CMOS工艺采用外延硅片，即在p’衬底上有p—外延层的硅片。 由于外延层电阻率很高，这样可以分别根据NMOS和PMOS性能优化要求选择适当的n 阱和p阱浓度，图2，3—2(e)是完成n阱和p阱后的剖面结构。另一方面，做在阱内的器件 可以减少受到。粒子辐射的影响。如前所述用外延衬底有助于抑制体硅CMOS中的寄 生闩锁效应。因此，采用外延硅片双阱工艺有利于改善CMOS集成电路的性能，提高可 靠性。 * 对沟道长度缩小到0.1um左右的MOS器件，沟道区总的杂质原子数大约只有几百 个。对于这样少的杂质总数，杂质原子数的随机涨落将造成器件阈值电压等参数的起伏，器 件参数的离散又会影响到电路性能。为了抑制杂质随机涨落的影响，对深亚微米及纳米尺 寸的MOS器件，希望沟道区的表面区域是低掺杂或不掺杂。但是，为了抑制短沟道效应防 止穿通，又需要提高衬底掺杂浓度。由于穿通电流的路径主要是在体内，因此适当提高体内 (次表面)区域的衬底掺杂浓度，而保持表面低掺杂或不掺杂，就可以同时抑制穿通电流和杂 * 对NMOS采用传统的注硼（B)方法很难形成理想的掺杂剖面，因为硼有氧化增强 扩散效应和沟道效应，在后续的氧化和退火工序中会改变其杂质分布。可以在离子注入后 通过选择外延形成理想的低—高掺杂结构(delta沟道)的技术。 在隔离工艺完成后，用 300kev的能量注硼，在p阱下部形成高掺杂层，同时用10kev的能量注BFz，在沟道表面 形成一个高掺杂层。然后进行外延生长，在表面高掺杂层上面形成一层末掺杂的硅外延层， 在这层外延层上形成栅电极。其他工艺和常规工艺相同。表面注入形成的掺杂层叫做 delta层，因此这种技术也叫做delta沟道技术。图2，3—5示意说明delta沟道MOS晶体管 的制作过程Da]。采用delta