微机原理及应用(第6章)精品.pptVIP

16位ISA总线 A20~A23:地址线高位，使原来的1M字节的寻址范围扩大到16M字节。 A17~A19:3条地址线，这几条线与原来的8位总线的地址线是重复的。因为原先地址线是利用锁存器提供的，锁存过程导致了传送速度降低。在AT微机中，为了提高速度，在36引脚插槽上定义了不采用锁存的地址线A17~ A23。 D8~D15: 8根高位数据线 ：数据总线高字节允许信号。该信号与其它地址信号一起，实现对高字节、低字节或一个字(高低字节)的操作。 IRQ10~IRQ15：中断请求输入信号。IRQ13指定给数值协处理器使用。另外，由于16位ISA总线上增加了外部中断的数量，在底板上，是由两块中断控制器(Intel8259)级联实现中断优先级管理的。 DRQ0~ DRQ7：DMA请求输入信号。采用两块DMA控制器级联使用，其中主控级的DRQ0接从属级的请求信号(HRQ)。同时，不再采用DMA实现动态存储器刷新。故总线上的设备均可使用这7级DMA传送。除原8位ISA总线上的DMA请求信号外，其余的DRQ0，DRQ5~DRQ7均定义在引脚为36的插槽上。与此相对应地，DMA控制器提供的响应信号 ， ~ 也定义在该插槽上。 和 ：存储器读和存储器写信号。用于对16位数据的读出和写入。 1992年初，INTEL联合IBM、COMPAQ、DEC、APPLE等大公司制定了PCI局部总线标准。PCI是“PERIPHERAL COMPONENT INTERCONNECT”的缩写，即外围元件互联。PCI总线支持33MHZ的时钟频率，数据宽度为32位，可扩展到64位，数据传输率可达132MB/S~264MB/S。PCI总线兼容性好，扩展性强，是一种低成本、高效益的局部系统总线。 PCI总线又被称为夹层总线（MEZZANINE BUS），是因为PCI总线是一种位于微处理机与外部总线之间的一种夹层总线。PCI总线控制器坐落在CPU和外部总线之间，任何一种CPU都可以使用PCI总线。正是基于这种原因，许多大的计算机公司都宣布支持PCI总线。这样就在CPU更新换代时，也不会把PCI局部总线抛弃。PCI总线成为INTEL即插即用（PNP）规范的典范。这意味着PCI卡上无跳线和开关，而代之以通过软件进行配置。 PCI总线 6.4 DMA控制器8237A 返回 1、DMA的基本原理 2、8237A的内部结构和引脚 3、8237A的工作方式和传输类型 4、8237A的初始化编程及应用）  前面介绍的微机系统中各种常用的数据输入输出方法，包括 方式，前三种方式适用于CPU与慢速及中速外设之间的数据交换。但当高速外设要与系统内存或者要在系统内存的不同区域之间，进行大量数据的快速传送时，前三种方式就不能满足于数据传输的要求。为了提高数据传送的速率，人们提出了直接存储器存取(DMA)的数据传送控制方式，即在一定时间段内，由DMA控制器（DMAC）取代CPU，获得总线控制权，来实现内存与外设或者内存的不同区域之间大量数据快速传送的一种数据传送方式。典型的DMA控制器（DMAC）的工作原理如图6.6所示。在DMA方式下，数据传送的工作过程大致如下： 6.4.1 DMA的基本原理 DMAC: 图6.6 DMAC的工作原理框图 （1） 首先，外设向DMAC发出DMA传送请求。 （2） DMAC通过连接到CPU的HOLD信号向CPU提出DMA请求。（3） CPU在完成当前总线操作后，立即响应DMAC占用总线的请求。CPU的响应包括两个方面：一方面，CPU将立即放弃总线控制权（CPU将将控制总线、数据总线和地址总线浮空）；另一方面，CPU将有效的HLDA信号加到DMAC上，通知DMAC自己已经让出了总线的控制权。（4） CPU放弃总线控制权后（即CPU将总线浮空后），DMAC接管系统总线的控制权，并向外设送出DMA的应答信号。（5） DMAC送出地址信号和控制信号，实现外设与内存或内存不同区域之间大量数据的快速传送。（6） DMAC将规定的数据字节传送完之后，通过向CPU发出HOLD信号，撤消对CPU的DMA请求。CPU收到此信号，一方面使HLDA无效，另一方面又重新开始控制总线，实现正常取指令、分析指令、执行指令的操作。 DMAC的工作原理  8237A的内部结构 8237A的内部结构如图6.7所示，主要由4个独立的DMA通道组成。每个通道有方式寄存器、请求寄存器、屏蔽寄存器、基地址寄