一种电容电感测量仪的方案设计.docVIP

一种电容电感测量仪的方案设计 　　摘要：本文主要介绍一种以FPGA为核心控制器的用于测量电容电感的测试仪系统方案，与传统电容电感测试仪相比，明显提高了测量值的精确度，希望通过本文的方案设计对加快电子产品的发展具有一定帮助。 　　关键词：电容电感，测量仪，设计 　　Abstract: This paper introduces a FPGA as the core controller for testing system of measuring method of capacitance and inductance, compared with the traditional capacitance and inductance tester, obviously improves the accuracy of measurement, hope that through this paper design to faster development of electronic products have some help. 　　Keywords: capacitance and inductance, measuring instrument, design 　　中图分类号： S611文献标识码：A文章编号： 　　一、引言 　　目前国内外的电容电感测量仪，往往硬件设计庞大复杂，功能众多，操作复杂且价格昂贵。本文正是应此发展需求，设计开发一种体积小可便携、测量精度高、操作简单但功能强大的电容电感测量仪。系统抛弃了传统的电桥法、谐振法，采用经典的伏安法，按照阻抗定义设计——五端测量电路；由FPGA设计——DDS发生器，产生频率连续可调的正弦波信号作为测量激励源；数字式全波鉴相器有效去除各种谐波影响，相位分离后得到的分量被高精度高速AD采样后，经过一系列计算处理后，得到测量结果。 　　二、系统总体方案设计 　　系统总体设计方案如下图所示。系统架构采用FPGA＋MCU模式。系统首先由FPGA生成各种频率信号波形数据，送至外部高速DAC转换成模拟信号，经过幅度调整、低通滤波和功率放大，进入前端测量电路；待测电抗元件放入五端连接器，接入测量电路，系统会分时通过差分电路取出压降，后通过双AD603级联组成的宽范围可编程增益放大器，调整到最佳幅值，送入相敏检波器的乘法DAC中，进行信号的相位分离；相敏检波器是双路同时工作，生成待处理信号在相差90°的两坐标轴上的投影分量，经过有源低通滤波器和电压抬升电路后，由最终的高速ADC采样，进行数字积分与滤波算法后，计算得到测量结果和各种参数值。系统由单片机At-mega64来检测用户输入和结果显示输出，相应档位的快速自动选择与切换由FPGA完成。 　　 　　 　　三、系统硬件设计 　　基于此架构的电容电感测量仪硬件部分主要包括信号发生器、前端测量电路、数字相敏检波器、A/D转换器等组成。 　　3.1、信号发生器模块 　　设计要求信号频率范围为20～100kHz，且可以对频率进行步进调节设置。 传统的无源 RC＋运放或LC谐振回路都无法满足要求，故采用FGPA实现DDS原理的设计方案。设计功能框图如下图所示。信号发生器模块硬件部分主要包括分频器、相位累加器、波形存储器、DA 转换、幅度调节、滤波电路和功率放大。本系统采用Cyclone系列的FPGA芯片EP4CE10E144。 　　 　　 　　在整个信号发生模块里，FPGA内部分别设计这三个模块：数字分频器、相位累加器和波形存储RAM表。数字分频器将FPGA系统时钟分频为要求的频率值，并控制相位累加器、寻址RAM表的对应波形数据，通过高速DA转换为模拟信号。其中，数字分频器接收来自外部输入16位分频数，并输出控制时钟信号到RAM表，相位累加器有一个控制命令输入端，用来控制整个波形发生。 　　本设计中，选用了AD公司的数模转换器AD5424。它是一种高带宽、8位并行接口的乘法DAC，高达10MHz的带宽满足设计要求。将FPGA输出的数字信号接到AD5424 的数据端口，Vref接一片幅值调节DAC的输出，通过程序配置可将正弦信号在0～5V倍数范围内放大或衰减。其中的幅值调节DAC选用AD公司的AD5314，它具有10位输出精度 ，四通道电压输出，剩余的三路输出将接到后续的程控放大部分的输入。 　　随后信号经过一高速运放设计的跟随器后，进入LC低通滤波器滤除高频杂波。为了在性能和电路复杂度均衡，本设计选用7阶巴特沃斯滤波器作为高速DAC输出滤波，其通带频率为40MHz，最后由LM7171进行功率放大后，进入前端测量电路。其原理图如下图所示。 　　 　　 　　3.2、前端测量电路 　　该部分设计依据伏安