最新(电子专业)时序逻辑电路的分析与设计.ppt

QD：计数值在0~7时，QD=0；计数值在8~15时，QD=1；从1111→0000时，QD(或OC)才有1→0。 结合功能表讲下面内容。 (2)74LS574(74LS374) 74LS374与74LS574基本相同，仅引脚排列不同 ①逻辑符号 OE低电平有效：OE=0允许输出 CP↑有效： CP↑允许输入 ②逻辑功能 类似于74LS573，唯一区别： 74LS573是在LE=1允许输入 74LS373 是在CP↑允许输入 表6.5.7　74LS573的功能表 表6.5.8　74LS574的功能表 2．集成移位寄存器 四位单向：74LS195；八位单向：74LS164、74LS165、74LS166 四位双向：74LS194；八位双向：74LS198 这里只介绍74LS194 1)四位双向移位寄存器74LS194 (1)逻辑符号 (2)逻辑功能 74LS194 功能表 ①Cr=0，无条件清0； ② Cr=1， CP↑ 到达时，由S1S0控制工作方式： S1S0=11，并行置数； S1S0=01，右移； S1S0=10，左移。 ③ Cr=1，S1S0=00或时钟无效，保持原态。 清0 左移 右移 并行置数 Cr最优先 2)集成移位寄存器的应用 (1)实现数据的串-并转换 ①7位串入-并出转换电路 2芯片同步级联：片1 Q4→片2 SR 并行输入端：除片1的D0=0外，其它接1 控制端：2片的S0=1 (a)电路连接 (b)工作过程 ②7位并入-串出转换电路 2芯片同步级联：片1 Q4→片2 SR 并行输入端：片1的D0=0 控制端：两芯片的S0=1，Cr=1 (a)电路连接 (b)工作 过程 启动：ST=0→ S1S0=11→将并入 (2)构成移位型计数器 移位型计数器的组成 寄存器状态方程 移位型计数器的设计，重点在于设计D1的反馈方程。 假设是右移 等效电路 (P124例) ①环型计数器 反馈方程：D1=Qn 74LS194构成的4位环型计数器为例 (a)反馈方程： SR=Q3 (b)状态方程 (c)状态图 一般圈①作为有效循环 可见： 4位移存器只能构成模4的计数器。 同理，n位移存器只能构成模为n的环形计数器。 缺点：无效循环太多 不能自启动 优点：无译码电路 (d)能完成自启动的修正电路 由电路可知： (ⅰ)Q3=1时，置数，下1状态为1000； (ⅱ)Q3=0时，右移：只有Q0Q1Q2=000时，才有Q0n+1=SR=1； 其它情况， Q0n+1=SR=0 ②扭环型计数器(循环码或约翰逊计数器) 反馈方程： 74LS194构成的4位扭环形计数器为例 (a)反馈方程： SR=Q3 (b)状态方程 (c)状态图 结论: (ⅰ)n位移存器只能构成模为2n的扭环形计数器. (ⅱ)相邻状态间仅有1位不同，不产生竞争冒险. 不能自启动 (d)能完成自启动的修正电路 由电路可知： (ⅰ)只有Q0Q3=11时，才有S1=1→置数→下1状态为0111； (ⅱ) 其它情况， S1=0，电路同图6.5.19(a)，状态转移同6.5.19(b)。 (e)模为奇数的扭环计数器 前面的扭环计数器：M=2n 模为2n-1的反馈方程 : 74LS194 构成的 7 分频电路和状态表(课后分析) 6.5.3　序列信号发生器 概念 序列信号：一组串行周期性的二进制码。 序列信号发生器：能产生一组或多组序列信号的电路。 种类 按照循环长度M和触发器数目n关系分为以下三种： (1)最大循环长度序列码：M=2n。 (2)最长线性序列码(m序列码)：M=2n-1。 (3)任意循环长度序列码：M＜2n。 1. 移位型序列信号发生器 组成： 移位寄存器+反馈电路(右图) 设计步骤： (4)画逻辑图。 (1)确定寄存器的位数n，及其M个独立状态。　　 (2) M个独立状态→态序表和反馈函数表→反馈函数F的表达式。 (3)检查自启动性能。 【例6.5.4】设计1个产生100111序列的移位型序列信号发生器。 (1)确定寄存器的位数n，及其M个独立状态。 ①先假设n=3，然后按移位规律3位一组得到6个状态： 111重复，不独立。 ②再取n=4，同样得到6个状态： 1001、0011、0111、1111、1110、1100 100、001、011、111、111、110 没有重复，独立。 因此确定n=4，用一片74LS194即可。 (2)列态序表和反馈函数表，求反馈函数F的表达式。 1 1 1 1 0 0 由6个独立状态→态序表(左边部分) 只有左移和反馈值如表才能实现态序表. 分析态