数字逻辑第三章时序逻辑.pdf

第三章 时序逻辑 梁华国 计算机与信息学院 计算机系统结构研究室 /department/jisuanji/cn/ workroom/socwebnew/index.php/ 第三章 时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 时序逻辑电路概述 时序电路：是指电路在任何时刻产生的稳定输出信号， 不仅取决于该时刻电路的输入，而且也取 决于电路过去的输入信号。 x 1 Z • • 1 时序电路输入 • • 时序电路输出 xn • 组合电路 • Zm y 1 • • Y1 内部输出 内部输入 • • y r • • Y 时序电路的状态 r 存储电路 • • 存储电路 输出 • 存储电路 • 输入 • • Z =f (x , x , …, x , y , y , …, y ), i= 1, …, m 输出函数 i i 1 2 n 1 2 r Y =g (x , x , …, x , y , y , …, y ), i= 1, …, r 控制或激励函数 i i 1 2 n 1 2 r 时序逻辑电路概述 时序电路可分为两大类： 同步时序电路 （同步时钟到来时，电路状态才能发生改变） 异步时序电路 （由输入信号直接引起电路的状态改变） 时序电路中的存储网络： 各种类型的触发器 仅起延时作用的延迟线 第三章 时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 集成双稳触发器(Flip-Flop) 触发器：是一种有记忆功能的电子器件 触发器的两个基本特性 Q Q 具有两个稳定的工作状态 0 1 “1”状态 通常 Q =1,Q = 0 “0”状态 通常 Q =0,Q = 1 稳定状态可以相互转换或翻转(象翘翘板的翻转) “0” “1” 即在输入控制下可以 “1” “0” 集成双稳触发器(Flip-Flop) 术语说明 现态 – 把触发器在翻转前的状态叫触发器的现态，