06年《数字逻辑与数字系统》期末考试试题(A).pdfVIP

- - -- 北京邮电大学2006——2007 学年第一学期 - - - - - - -- 《数字逻辑与数字系统》期末考试试题（A） - - - - -- 一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必 - - -- 考试 须按照监考教师指定座位就坐。 - - -- 注意 二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。 - - - 事项 三、学生不得另行携带、使用稿纸，要遵守 北京邮电大学考场规则》，有 - - -- 考场违纪或作弊行为者，按相应规定严肃处理。 - ： - 名 ---- 考试 数字逻辑与数字系统 考试时间 2007 年 1 月 26 日 姓 -- 课程 - -- -- 题号 一 二 三 四 五 六 七 八 总分 线 - - -- 满分 10 20 10 10 10 12 14 14 - -- - -- 得分 - -- -- 阅卷 - - ： -- 教师 - 号 - - - 序 - 内 订- 班 -- 一、选择题（每小题 1 分，共 10 分。） -- - -- - AB -- 1．卡诺图如图1 所示，电路描述的逻辑表达式F ）。 00 01 11 10 - CD - -- A. ∑m 1,2,4,5,9,10,13,15 00 1 - -- 01 1 1 1 1 -- B. ∑m 0,1,3,4,5,9,13,15 - - 11 1 -- C. ∑m 1,2,3,4,5,8,9,14 --- 10 1 1 - D. ∑m 1,4,5,8,9,10,13,15 装 图1 -- - -- - 2．在下列逻辑部件中，不属于组合逻辑部件的是 （ ）。 - ： -- - A. 译码器 B. 锁存器 C.编码器 D.比较器 号 -- - 学 -- - -- - 3．八路数据选择器，其地址输入端 （选择控制端）有（ ）个。 -- - -- A. 8 B. 2 C. 3 D. 4 - -- - - -- -- 4．将D 触发器转换为T 触发器，图2 所示电路的虚框 Q Q - - -- 内应是 （ ）。 D - ： --- A. 或非门 B. 与非门 级 -- CP - 班 -- C. 异或门 D. 同或门 -- T -- 图2 - - -- 5．用n 个触发器构成计数器，可得到的最大计数模是 （ ）。 - - n n-1 A. 2 B. 2n C. n D. 2 6．GAL 是指（ ）。 A.随机读 存储器 B.通用阵列逻辑 C.可编程逻辑阵列 D. 现场可编程门阵列 7．EPROM 的与阵列 （ ），或阵列 （ ）。 A. 固定、固定 B. 可编程、固定 C. 固定、可编程 D. 可编程、可编程 8．在ispLSI 器件中，GRP 是指（ ）。 A. 通用逻辑块 B. 输出布线区 C. 输入输出单元 D.全局布线区 9. 双向数据总线可以采用（ ）构成。 A.三态门 B. 译码器 C.多路选择器 D.与非门 10.ASM 流程图是设计 （ ）的一种重要工具。 A. 运算器 B. 控制器 C.计数器 D. 存储器 二、填空题（每小题2 分，共20 分） 1. 图3 所示加法器构成代码变换电路，若输入信号B B B B 为8421BCD 码，则输出端 3 2 1 0 S S S S 为______________________代码。 3 2 1 0 2. 2:4 译码器芯片如图4 所示。欲将其改为四路分配器使用，应将使能端G 改为 ___________________ ，而地址输入端A 、B 作为_________________________ 。 B3 Co B2 S3 Y0 Y1 Y2 Y3 B1 B0 74LS283 S2 S1 2:4 译码器 A3 加法器 A2 S0 G A B A1 1 A0 图4 图3 3. 门电路的输入、输出高电平赋值为逻辑_________ ，低电平赋值为逻辑________ ，这种关 系为负逻辑关系。 4. 组合逻辑电路的输出只与当时的________状态有关，而与电路_______ 的输入状态无关。 5 ．译码器实现___________________译码，编码器实现___________________译码。 2 6. 在同步计数器中，所有触发器的时钟都与___________________ 时钟脉冲源连在 一起，每一个触发器的_______________变化都与时钟脉冲同步。 7 ．时序逻辑电路中输出变量是输入变量和状态变量的函数，该电路为____________ 。 8．在CP 脉冲作用下，具有图5 a 所示功能的触发器是________