微计算机技术2.docVIP

微计算机技术课程复习重点要求 （微计算机及接口技术部分） 8086微处理器结构 片内结构框图的组成，EU、BIU的功能及相互关系： 微处理器是一个微计算机系统的核心部件，微处理器的基本功能是执行机器指令，完成特定操作。学习一个典型的微处理器的结构、基本指令系统、总线操作时序对于掌握微计算机的组成是很重要的。本课程的基本要求之一是掌握8086微处理器的基本结构和总线的操作过程。 通过逻辑框图掌握8086微处理器的结构。从功能角度，8086微处理器结构分为EU与BIU 两部分。执行部件（EU):由ALU、通用寄存器组、状态寄存器及操作控制器电路组成。总线接口部件(BIU):由专用寄存器、指令队列缓冲器、地址加法器等功能部件组成，形成对外总线，与存储器、I/O接口电路进行数据传输。 EU与BIU是两个独立的功能部件，二者可并行操作。BIU在保证EU与片外传送操作数前提下，可进行指令预取，与EU可重叠操作。8086指令队列出现2个空字节，且EU未占总线，BIU自动取指令填充队列。 总结周期的概念、组成、操作： 8086微处理器与片外存储器或I/O接口进行数据传输时，经BIU执行8086规定的总线操作。 8086的基本总线周期由4个时钟周期组成，每个时钟周期间隔称为一个T状态，一个基本总线周期由T1、T2、T3、T4组成。 T1 状态：BIU将RAM或I/O地址放在地址/数据复用总线（A/D）上，输出ALE 信 号，表明一个总线周期开始，选通外部地址锁存器，锁存AD总线上的地址信息； T2 状态： 读总线周期：A/D总线为接收数据做准备，改变总线的方向，输出读选通RD#； 写总线周期：A/D总线上形成待写的数据，且保持到总线周期的结束(T4)，输出 写选通WR#； T3, T4：对于读或写总线周期，AD总线上均为数据，T3上升沿检测READY信号是否 有效，无效时在T3与T4间插入等待状态Tw。 Tw: 当RAM或I/O接口速度不够时，T3与 T4 之间可插入等待状态 Tw ； Ti : 当BIU无访问操作数和取指令的任务时，8086不执行总线操作，总线周期处于空 闲状态 Ti 。 8086在最小方式下主要引线定义、功能、系统组成： 8086/8088微处理器引线,在逻辑上可分为3类：地址总线信号、数据总线信号、控制总线信号。还有一些专用信号：电源、地、时钟。8086/8088采用引线分时复用技术，一条引线不同时间代表不同信号,解决引线不够问题。掌握最小模式下基本引线信号定义及功能： AD15～AD0（I/O,三态）：地址/数据复用引脚。 BHE# /S7 （O,三态）:高字节允许/状态复用引脚。 ALE (O) ：:地址锁存允许信号。 RD# (O,三态) ：读选通信号，低电平有效。 WR# (O,三态) ：写命令信号，低电平有效。 M/IO# (O,三态) ：存储器或I/O接口选择信号。 DEN# (O,三态) ：数据总线缓冲器允许信号。 DT/R# (O,三态) ：数据总线缓冲器方向控制信号 READY (In)：就绪信号，高电平有效。处理器与存储器及I/O接口速度同步的控制信号。 INTR (In) ：可屏蔽中断请求线，高电平有效。 INTA# (O) ：:最小模式下的中断响应信号。 HOLD (In) :：总线请求信号。 HLDA (O) ：总线请求响应信号。 8086中断分类、中断向量、中断向量表及INTR硬件中断的响应过程。 8086微处理器有处理256种中断的能力。每个中断分配给一个中断类型码，在0～255之间，用一字节表示，也称为256种类型中断。256种类型中断分为硬件中断和软件中断。 硬件中断：外部硬件电路产生的中断。 软件中断：8086操作过程中发生异常事件或执行中断指令INTn。 中断向量：每种中断处理程序的入口地址称为中断向量。 中断向量表：8086将内存最低地址的1K单元作为中断向量表，存放256种中断处理程序 的入口地址，每个地址占4字节。 8086对外部硬件中断请求INTR的响应：当INTR有一高电平，即有可屏蔽中断请求。若此时IF=1且当前指令执行完，进入中断响应周期。 ①保护现场：标志寄存器入栈，清除IF和TF标志位，保护断点（下一条指令地址入栈）； ②8086将中断类型码乘4，得到中断向量表的入口地址，例如：类型码=0CH，中断向量表入口=0030H； ③8086从0030H开始读取4字节中断处理程序的入口地址，前两字节装入IP，后两字节装入CS，8086执行中断处理程序。 80