一种sram内自测电路的设计.pdf

摘要 摘要 本文主要介绍了一种sRAM内建自测电路的设计与应用。本文设计的SRAM BIST电路具有故障覆盖率高、结构简单和可复用性高等特点。 文章首先介绍了sR^M的组成结构与工作原理，借助PSPICE电路仿真软件对 SRAM 6管存储单元的工作原理进行了实际分析。然后文章对sRAM的故障模型以 及相应的诊断方法进行了说明，并且简要介绍了几种常见的sR删内建测性算法和 常用的BIsT结构。详细分析了sR埘内建测试算法中较为优化的MARcHC+算法， 阐述了由线形反馈移位寄存器实现地址发生器的可能性与实现方法。 文章详细说明了基于姒RcHc+算法与LFsR的sRAMBIST电路的设计方法与 过程。本章对LFSR理论进行了简要的阐述，对LFSR实现BIsT地址发生器的方法 做了详细的分析，对比分析了基于计数器与基于LFSR的两种地址发生器，说明了 c+ 由L粥R实现的地址发生器的优越之处一占用面积小、可复用性高。对眦RcH