TMS320C55x的硬件结构-20140923解读.ppt

本 章 主 要 内 容 2.1 TMS320C55x的总体结构（CPU的内部总线、组成、 流水线、片内外设等） 2.2 TMS320C55x的总体特性（主要特性及引脚功能） 2.3 TMS320C55x存储空间结构 2.4 CPU寄存器 2.5 存储空间和I/O空间 堆栈操作 中断和复位操作 P67\126 2.1 TMS320C55x的总体结构 C55x芯片由CPU、存储空间、片内外设组成 不同芯片体系结构相同，具有相同的CPU，片上存储器和外围电路配置有所不同 2.1.1 C55x CPU内部总线结构 表2-4 地址总线和数据总线的功能 2.1.2 C55x的CPU组成 2.1.2 C55x的CPU组成-（I单元） 2.1.2 C55x的CPU组成-（P单元） 图2-5 P单元结构框图 2.1.2 C55x的CPU组成-（A单元） 2.1.2 C55x的CPU组成-（D单元） 2.1.3 指令流水线 C55x的指令流水线分为两个阶段: 第一阶段——取指阶段:从存储器取来32位指令包，将其存入指令缓冲队列（IBQ）中，并送48位指令包给第二流水阶段 第二阶段——执行阶段:对指令进行译码，并完成数据访问和计算。 表2-6 取指阶段流水线的意义 Pipelines of the C55x Pipeline execution breaks an operation into smaller pieces that can be executed independently. The fetch pipeline is done inside the Instruction Buffer Unit and fills IBQ The execute pipeline fetches instructions from IBQ and executes them C55x Fetch Packet Pipeline C55x Execute Pipeline 2.1.4 C55x外设配置 模数转换器（ADC） 可编程数字锁相环时钟发生器（DPLL） 指令高速缓存（I-Cache） 外部存储器接口（EMIF） 直接存储器访问控制器（DMA） 多通道串行缓冲口（McBSP） 增强型主机接口（EHPI） 2个16位的通用定时/计数器 8个可配置的通用I/O引脚（GPIO） 实时时钟（Real Time Clock，RTC） 看门狗定时器（Watchdog Timer） USB 2.2 C55x的封装和引脚功能 2.2.1 引脚属性 2.2.2 引脚信号定义与描述 p18 并行总线引脚 初始化、中断和复位引脚 位输入/输出信号 振荡器/时钟信号 实时时钟 I2C总线 1. 并行总线引脚 A[13:0] C55x?内核的并行地址总线A13～A0的外部引脚。 3种功能 p43 ： HPI地址线HPI.HA[13:0] EMIF地址总线EMIF.A [13:0] 通用输入输出GPIO.A [13:0] 2. 初始化、中断和复位引脚 3. 位输入/输出信号 GPIO[7:6,4:0] XF 4.振荡器/时钟信号 CLKOUT:时钟输出引脚； CLKOUT 周期为CPU的机器周期； X2/CLKIN:时钟振荡器输入引脚； 若使用内部时钟，用来外接晶体电路； 若使用外部时钟，该引脚接外部时钟输入。 X1:由内部系统振荡器到晶体的输出引脚； 若不使用内部振荡器时，X1引脚悬空； 当/OFF为低，X1不会处于高阻状态 TIN/TOUT0 :定时器T0 输入/输出； 5.实时时钟 RTCINX1 实时时钟振荡器输入。 RTCINX2 实时时钟振荡器输出。 6. I2C总线 SDA I2C 双向 数据信号 复位时，此引脚处于高阻状态。 SCL I2C 双向 时钟信号 复位时，此引脚处于高阻状态。 7. McBSP接口 VC5509A共有3个McBSP接口，其中McBSP1与McBSP2为多功能口。 CLKR0 DR0 FSR0 CLKX0 DX0 FSX0 8. USB接口 DP 差分数据接收/发送 正向 复位时，此引脚配置为输入端 DN 差分数据接收/发送 负向 复位时，此引脚配置为输入端 PU：上拉输出 用于上拉USB模块需要的检测电阻 通过一个软件控制开关 USBCTL寄存器的CONN位 ，此引脚在VC5509内部与USBVDD连接 9. A/D接口 AIN0： 模拟输入通道0 AIN1： 模拟输入通道1 10.测试/仿真引脚 TCK：IEEE 标准 1149.1 测试时钟输入引脚。 TDI：IEEE 标准1149.1测试数据输入信号。 TDO：IEEE 标准1149.1