基于FPGA的多功能数字时钟设计详解.doc

摘 要 本设计为一个多功能数字时钟，可以进行时、分、秒24小时循环计时与显示，并能通过按键实现时间修改、整点报时、闹铃提醒功能。 设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段进行设计，在ise工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统主要有由分频模块、计时模块、控制调整模块、扫描显示模块、报时模块等组成。用较少按键实现了各项预期功能，能方便完成各个状态之间的转换。 关键词 ： 数字钟，VHDL ，FPGA，闹铃 Abstract The design for a multi-functional digital clock, with hours, minutes and seconds count display to a 24-hour cycle count; have proof functions and the whole point time keeping function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in ise tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system is made up of the frequency division module, control and adjust module, time module, scan and display decoding module, broadcast module. This design completes all the function with few key, and the transform among all the state is very convenience. Keywords： digital clock, VHDL, FPGA, alarm目录 第一章 引言 1 1.1 选题背景 1 1.2 课题价值与意义 1 1.3 课题的国内外研究现状 1 1.4 课题的难点、重点 2 第二章 FPGA简介 3 2.1 FPGA概述 3 2.2 FPGA基本结构 3 2.3 FPGA系统设计流程 5 2.4 FPGA开发编程原理 6 第三章 EDA技术简介 8 3.1 EDA技术概述 8 3.2 可编程逻辑器件 10 3.3 硬件描述语言HDL 11 3.4 基于EDA技术的数字系统设计方法 13 3.4.1 自低向上的设计方法 14 3.4.2 自顶向下的设计方法 14 第四章 数字钟总体设计方案 15 4.1 多功能数字时钟系统分析与设计 15 4.2 数字时钟工作原理 15 4.3 FPGA芯片与开发软件选择 16 4.3.1 FPGA 芯片选择策略 16 4.3.2 开发软件选择 17 4.4 开发平台介绍 18 第五章 单元电路设计 20 5.1 分频模块设计 20 5.2 计时模块设计 21 5.3 按键消抖模块设计 22 5.4 按键控制系统设计 24 5.5 时间调整模块设计 26 5.6 扫描显示与译码模块设计 28 5.7 闹铃与整点报时设计 30 第六章 软件仿真与开发板实现 31 6.1 仿真方法 31 6.2 系统HDL描述波形仿真 32 6.2.1 分频模块波形仿真 32 6.2.2 计时模块波形仿真 32 6.2.3 控制系统波形仿真 33 6.2.4 时间调整模块波形仿真 34 6.2.5 闹铃与整点报时模块波形仿真 34 6.2.6 系统总电路仿真 35 6.3 开发板实现 35 6.3.1 开发板实现步骤 35 6.3.2 开发板实现结果与过程中的问题 36 第七章 结论与展望 37 7.1 结论与收获 37 7.2 展望 37 参考文献 38 致谢 39 附 录 40 外文资料原文 48 外文资料译文 52 第一章 引言 1.1 选题背景 现代电子产品正在以前所未有的革新速度，向着功能多样化、体积最小化、功耗最低化的方向发展。大规模可编程逻辑器件的使用与现代计算机技术的广泛应用是其与传统电子产品最大的区别。另外，现代电子产品设计依靠各种现代技术提高了产品性能、缩小了产品体积、降低了产品消耗、并缩短了研发周期。在这个背景下，EDA技术吸收了多学科最新成果从而形成一门新技术，并在各个领域有了十分重要的应用[1