接口第八章串口详解.ppt

可编程串行通信接口8251 ● 二、可编程串行通信接口8251 ● 1、 8251接口信号 通用同步/异步接收发送器USART (Universal Synchronous/Asynchronous Receiver/Transmitter) *可用于同步和异步传送。 *全双工、双缓冲器的发送器和接收器。 *出错检测。 8251A的基本功能 *产生RS-232C有关的MODEM控制信号 *实现并→串、串→并的转换。 数据总线 缓冲器 读/写 控制逻辑 调制控制 发送缓冲器 发送控制 接收缓冲器 接收控制 TXD TXRDY TXEMPTY TXC RXD RXRDY SYNDET/BD RXC DTR DSR RTS CTS RESET CLK C/D RD WR CS D0~D7 8251内部结构 8251根本的作用是实现串→并、并→串的转换。 8251内部结构 D7~D0: 三态双向数据总线 RD、WR: 读写信号 CS: 片选信号 RESET：芯片复位（高电平有效,高电平宽度大于6倍时钟周期宽度，）。 C/D：控制/数据选择线。高电平时，CPU访问命令寄存器或状态寄存器；低电平时，CPU访问数据寄存器。 (1)面向CPU的连接信号 引脚 ④SYNDET(Synchronous Detection)/BD (Break Detection)：双功能引脚，同步方式时，为双向线，内同步时作同步字符检出信号，输出；外同步时，输入（正跳变）；异步方式时，作间断信号检出，输出。 (2)状态信号(供CPU查询或向CPU申请中断) 引脚 ①TxRDY(Transmitter Ready)：发送器准备好，高电平有效。CTS(允许发送)为低,TxE为高,发送缓冲器为空时，该引脚有效。当8251A从CPU得到一个字符后，该引脚自动复位。可作为中断请求信号，查询时读状态字 D0位。 ②RxRDY(Receiver Ready)：接收器准备好，高电平有效。有效时，表示8251A已接收了一个字符。当CPU从8251A读取一个字符后，该引脚自动复位。可作为中断请求信号，查询时读状态字D1位。 ③TxE(Transmitter Empty)：发送移位寄存器空，高电平有效。实际上指示了一个发送动作的完成。状态寄存器的D2位。 ③CLK：工作时钟，由外部时钟源提供。为芯片内部电路提供定时，并非发送或接收数据的时钟。同步方式下,是收发时钟的30倍,异步方式下,是收发时钟的4-5倍 。 引脚 (3)时钟信号 ①TxC(Transmitter Clock)发送器时钟，由外部(波特率时钟发生器)提供。由它控制8251A发送数据的速率。在异步方式下，TxC的频率可以等于波特率，也可以是波特率的16倍或64倍。在同步方式下，TxC的频率与数据速率相同。 ②RxC(Receiver Clock)：接收器时钟，由外部(波特率时钟发生器)提供。其频率的选择和的TxC相同。 引脚 (4)面向调制器的接口信号 ①DTR：数据终端准备好，是输出信号，低电平有效，它由工作命令字的Dl置“1”变为有效，用以表示CPU已经准备就绪。 ②DSR：数据装置准备好，是输入信号，低电平有效，用以表示调制器已准备好。CPU通过读状态寄存器的D7位检测这个信号。 ③RTS：请求发送，是输出信号，低电平有效。由工作命令字的D5置“1”来使其有效。 ④CTS：允许发送，是输入信号，低电平有效。 是对RTS的响应。 ⑤TxD：发送数据线。 ⑥RxD：接收数据线。 8251内部结构 ● 2、8251内部结构 在接收时钟RxC作用下接收RxD引脚上的串行数据并把它转换为并行数据。同时进行校验，若发现错误，则在状态寄存器中保存，以便CPU处理。 首先把待发送的并行数据转换成所要求的帧格式并加上校验位，然后在发送时钟TxC的作用下，由TxD引脚一位一位地串行发送出去。 CS* C/D RD WR I/O 操 作 0 0 0 1 0 1 0 1 输 入（读） CPU 从 8251读数据 CPU 从 8251读状态 0 0 1 0 0 1 1 0 输 出（写） CPU向8251写数据 CPU向8251写控制字 0 x 1 1 高 阻 8251数据线高阻态 1 x x x 高 阻 8251数据线高阻态 接收器 发送器 读/写控制 A0 ●