接口技术SC结构介绍详解.ppt

第4章 S3C2410概述及应用实例 学习目标与要求 1. 掌握S3C2410的体系结构特点。 2.掌握S3C2410芯片所集成的外围部件及主要功能。 3.了解嵌入式实验开发系统。 4.掌握嵌入式软件开发环境的使用。 5.了解ARM选型时需要考虑哪些因素。 4.1 工作场景导入 工作场景一 基于S3C2410的数字电子钟。 如果用S3C2410芯片制作电子钟，请写出电子钟的基本功能，以及用到了哪些片内外围接口设备。 引导问题 （1）ARM9TDMI、ARM920T、S3C2410之间是什么关系？ （2）S3C2410有哪些片上外围设备？ （3）嵌入式实验开发系统的作用是什么？ （4）嵌入式处理器选型应考虑哪些因素？ 工作场景一 在ADS集成开发环境中调试数码管动态扫描程序 在ADS中调试第三章工作场景二的程序，在实验箱上用数码管显示稳定的012345。 引导问题 如何使用集成开发环境开发嵌入式裸机程序？ 4.2 Samsung S3C2410简介 4.2.1 认识S3C2410 Samsung S3C2410 微处理器是一款由Samsung Electronics Co.,Ltd 为手持设备设计的低功耗、高集成度的微处理器。 Samsung S3C2410微处理器片内集成ARM920T内核。 S3C2410微处理器最高主频可达203MHz，内核工作电压为1.8/2.0V，存储器供电电压为3.3V，外部I/O设备的供电电压也是3.3V，采用272 脚FBGA 封装，支持WINCE、LINUX、SYMBIAN等嵌入式操作系统。 封装 272-FBGA引脚分配及顺序 4.2.2 S3C2410的体系结构 一、S3C2410体系结构 为手持设备和通用嵌入式应用提供片上集成系统解决方案 16/32位RISC体系结构和ARM920T内核强大的指令集 加强的ARM体系结构MMU用于支持wince,linux 指令高速存储缓冲器，数据高速存储缓冲器，写缓冲器和物理地址TAG RAM减少主存带宽和响应性带来的影响 采用ARM920T CPU内核支持ARM调试体系结构 内部高级微控制总线(AMBA)体系结构(AMBA2.0，AHB/APB) 支持的系统管理 二、系统（存储）管理 支持大、小端模式（通过外部引脚来选择）； 寻址空间：bank为128M字节，(总共1G字节)； 支持可编程设置的每bank8位、16位或32位数据总线带宽；(bank0-16/32) 从bank0到bank6采用固定的bank起始寻址； bank7具有可编程的bank起始地址和大小； 8个存储器bank: 其中6个适用于ROM,SRAM和其他 另外2个适用于ROM/SRAM和同步DRAM 所有存储器bank都具有可编程的操作周期； 支持外部等待信号延长总线周期； 支持掉电时的SDARM自动刷新模式； 支持各种型号的ROM引导(NOR/NAND、EEPROM) 三、 NAND Flash启动引导 支持使用NAND Flash作为系统引导存储器 系统复位后，自动复制NAND Flash起始的4KB数据至内部缓冲存储器，进行启动引导 系统启动后，NAND Flash仍然可以作为普通的外部存储器使用 四、Cache存储器 64项全相连模式，采用16KB指令/数据Cache； 每行8字长度，其中每行带有一个有效位和两个dirty位； 伪随机数或轮转循环替换算法； 采用写穿式(write-through)或写回式(write-back) cache操作来更新主存储器(主内存和缓冲区内容之间保持一致)； 写缓冲器可以保存16个字的数据和4个地址； 五、时钟和电源管理 片上MPLL和UPLL： 采用UPLL产生操作USB主机/设备的时钟 MPLL产生最大266MHz操作MCU所需要的时钟 通过软件可以选择性地为每个功能模块提供时钟； 电源模式：正常、慢速、空闲和掉电模式 正常模式：正常运行模式； 慢速模式：不带PLL的低频时钟； 空闲模式：只使CPU的时钟停止； 掉电模式：所有外设和内核的电源都切断了。 可通过EINT[15:0]或RTC警告中断来从掉电模式中唤醒处理器。 六、中断控制器 55个中断源（1个看门狗定时器，5个定时器，9个UART，24个外部中断，4个DMA，2个RTC，2个ADC，1个IIC中断，2个SPI，1个USB，1个LCD和1个电池故障）； 电平/边沿触发模式的外部中断源； 可编程的电平/边沿触发极性； 支持紧急中断请求的FIQ（快速中断请求）。 七、带PWM的定时器（脉宽可调制） 4通道16位带PWM的定时器，1通道16位基于DMA或基于中断的内部定时器； 可编程的占空比周期、频率和极性； 死区（Dead-zone）产生器； 支持外部时钟源。