3组合的逻辑电路.pptVIP

第3章 组 合 逻 辑 电 路 3 .2 组合逻辑分析 半加器 全加器 数据选择器 d. 应用举例 3.3 组合逻辑电路设计概述 SSI组合逻辑电路设计 例 2 例 3 3.4 MSI集成组合逻辑功能电路分析和应用 3.4.1 编码器 8/3编码 2. 10 -2 进制（优先）编码器 例3.4－1 例3.4－1- 3.4.2 译码器 3 / 8译码 3. 4.2.2 7段译码器 七段字形显示译码器CT74LS48 4－16线译码器 3. 4.3 运算器 运算器例 3. 4.4 数据选择器 数据选择器 d. 应用举例 3. 4.4 数据选择器539 3.4.5 比较器 4位比较器的功能扩展 3.5 组合逻辑电路的竞争冒险问题 3.5.2 消除竞争冒险的方法 3.6 用MSI芯片设计逻辑电路 3.6 .1 数据选择器 例3-7 例3.5-3 2双四选一数据选择器芯片CT74LS153构成全加器 3 用数据选择器和译码构成3位等值数码比较器 3.6.2 用译码器实现多种组合逻辑功能 2. 译码器组成全加器 3.二进制译码器变换各种BCD译码器 3.6.3 用全加器实现多种组合逻辑 加6进1实现 3. 加法器构成减法器 3.7 综合应用实例 地铁电气列车启动控制（2） 例3.6-2 引脚断裂芯片使用 第3章 作业-1 第3章 作业-Y 习题解答11/ 习题解答19/106 习题解答19/二 习题解答19/三 习题解答21 FUHAO 设计2位二进制加/减运算电路，M=1，加；M=0，减。 （1）完全用门 （2）3/8译码74LS138及门电路 （3）双4选1数据选择器74LS153实现 解：（1）●门品种选择？（全加器）● A-B=A+B+1 ∑ C1 co A0 B0 S0 cI C0=0 ∑ C2 co A1 B1 S1 cI B=B0(M=1,加); B=B0 (M=0，减); B= B0 M+ B0 M= B0 ⊙M C0= M ∑ C1 co A0 B0 S0 cI C0=1 ∑ C2 co A1 B1 S1 cI 1 1 C0=0有借位 =1 B M A1 B1 A0 B0 M S1 S0 C2 0 0 0 0 0 0 0 0 （加） 0 0 0 0 1 0 0 0 （减） 0 0 0 1 0 0 1 0 （加） 0 0 0 1 1 1 1 1 （减） 。。。。。。。。 解2：基本门（SSI设计方法） =1 B1 ∑ C1 co A0 S0 cI C0 ∑ C2 co A1 S1 cI =1 B0 1 M （2）3/8译码74LS138及门电路 分析（第1位） 加 减 A0 B0 C+ S0 C- S0 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0 0 加 减 0 1 2 3 4 5 6 7 A0 B0 0 4 2 1 BIN/OCT ＆ 1 S0 CT74LS138 加/减 C1 M M 加/减 0 1 2 3 4 5 6 7 A1 B1 C1 4 2 1 BIN/OCT ＆ 1 S1 C2 3 5 6 7 1 2 3 7 M M 分析（第2位） 加 减 A1 B1 C1 C2 S1+ C2 S1- 0 0 0 0 0 0 0 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 0 1 0 1 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 加 减 （3）用双四数据选择器及门电路实现 分析（第1位） 加 减 A0 B0 C+ S0 C- S0 0 0 0 0 0 0 0 1 0 1 1 1 1