2的arm架构.pptVIP

ARM 架构 Agenda ARM公司简介 ARM 特点 编程模式 指令集 系统设计 Agenda ARM公司简介 ARM 特点 编程模式 指令集 系统设计 RISC 架构简介 1979年美国加州大学伯克利分校提出了RISC（Reduced Instruction Set Computer， 精简指令集电脑）的概念， 把着眼点放在了如何使电脑的结构更加简单合理地提高运算速度上。 RISC结构优先选取使用频最高的简单指令，避免复杂指令；将指令长度固定，指令格式和寻地方式种类减少；以控制逻辑为主，不用或少用微码控制等措施来达到上述目的。到目前为止，RISC架构也还没有严格的定义，一般认为，RISC架构应具有如下特点： 采用固定长度的指令格式，指令归整、简单、基本定址方式有2～3种。 使用单周期指令，便于管线操作执行。 大量使用寄存器，数据处理指令只对寄存器进行操作，只有载入/ 存储指令可以存取记忆体，以提高指令的执行效率。 CISC 与 RISC 比较 传统的CISC（Complex Instruction Set Computer，复杂指令集电脑）结构有其固有的缺点，即随著电脑技术的发展而不断引入新的复杂的指令集，为支援这些新增的指令，电脑的架构会越来越复杂，然而，在CISC指令集的各种指令中，其使用频率却相差悬殊，大约有20%的指令会被反复使用，占整个程式码的80%。而余下的80%的指令却不经常使用，在程式设计中只占20%，显然，这种结构是不太合理的。 ARM 微处器特点 采用RISC架构的ARM微处理器一般具有如下特点： 体积小、低功耗、低成本、高性能。 支援Thumb（16位）/ARM（32位元）双指令集，能很好的相容8位/16位器件。 大量使用暂存器，指令执行速度更快。 大多数资料操作都在暂存器中完成。 定址方式灵活简单，执行效率高。 指令长度固定。 Agenda ARM公司简介 ARM 特点 编程模式 指令集 系统设计 数据和指令类型 ARM 采用的是32位架构. ARM 约定: Byte ： 8 bits Halfword ：16 bits (2 byte) Word : 32 bits (4 byte) 大部分ARM core 提供： ARM 指令集（32-bit） Thumb 指令集(T变种)（16-bit ） Jazelle cores 支持 Java bytecode(J变种，4TEJ) 处理器工作模式 ARM 有7个基本工作模式: User:非特权模式，大部分任务执行在这种模式 正常程序执行的模式 FIQ:当一个高优先级(fast)中断产生时将会进入这种模式 高速数据传输和通道处理 IRQ:当一个低优先级(normal)中断产生时将会进入这种模式 通常的中断处理 Supervisor:当复位或软中断指令执行时将会进入这种模式 供操作系统使用的一种保护模式 Abort: 当存取异常时将会进入这种模式 虚拟存储及存储保护 Undef: 当执行未定义指令时会进入这种模式 软件仿真硬件协处理器 System: 使用和User模式相同寄存器集的特权模式 特权级的操作系统任务 ARM 寄存器 寄存器组织概要 ARM 寄存器 ARM 有37个32-Bits长的寄存器. 1 个用作PC( program counter) 1个用作CPSR(current program status register) 5个用作SPSR(saved program status registers) 30 个通用寄存器 当前处理器的模式决定着哪组寄存器可操作. 任何模式都可以存取： 相应的r0-r12子集 相应的 r13 (the stack pointer, sp) and r14 (the link register, lr) 相应的 r15 ( the program counter, pc) 相应的CPSR(current program status register, cpsr) 特权模式 (除system模式) 还可以存取； 相应的 spsr (saved program status register) 程序状态寄存器 条件位： N = 1-结果为负,0-结果为正或0 Z = 1-结果为0,0-结果不为0 C =1-进位，0-借位 V =1-结果溢出，0结果没溢出 Q 位： 仅ARM 5TE/J架构支持 指示增强型DSP指令是否溢出 J 位 仅ARM 5TE/J架构支持 J = 1: 处理器处于Jazelle状态 中断禁止位： I = 1: 禁止 IRQ. F = 1: 禁止 FIQ. T Bit 仅ARM xT架构支持 T = 0: 处理器处于 A