第0章的组合逻辑电路.pptVIP

CMOS与非门 ①A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。 ②只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输出F才会为低电平0。 CMOS或非门 ①只要输入A、B当中有一个或全为高电平1，VP1、VP2中有一个或全部截止，VN1、VN2中有一个或全部导通，输出F为低电平0。 ②只有当A、B全为低电平0时，VP1和VP2才会都导通，VN1和VN2才会都截止，输出F才会为高电平1。 * 第1O章 组合逻辑电路 学习要点 二进制、二进制与十进制的相互转换 逻辑代数的公式与定理、逻辑函数化简 逻辑门电路的逻辑符号及逻辑功能 第1O章 组合逻辑电路 10.1 数字电路概述 10.2 逻辑门电路 10.3 逻辑函数及其化简 10.1 数字电路概述 10.1.1 数字信号与数字电路 模拟信号：在时间上和数值上连续的信号。 数字信号：在时间上和数值上不连续的（即离散的）信号。 u u 模拟信号波形 数字信号波形 t t 对模拟信号进行传输、处理的电子线路称为模拟电路。 对数字信号进行传输、处理的电子线路称为数字电路。 （1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。 （2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。 （3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。 数字电路的特点 （1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。 10.1.2 数制与编码 （2）基 数：进位制的基数，就是在该进位制中可能用到的数码个数。 （3） 位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。 1、数制 数码为：0～9；基数是10。 运算规律：逢十进一，即：9＋1＝10。 十进制数的权展开式： (1)、十进制 ５　５　５　５ ５×１０３＝５０００ ５×１０２＝　５００ ５×１０１＝　　５０ ５×１００＝　　　５　 ＝５５５５ 103、102、101、100称为十进制的权。各数位的权是10的幂。 同样的数码在不同的数位上代表的数值不同。 ＋ 任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。 即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2 (2)、二进制 数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2 　＝(5.25)10 加法规则：0+0=0，0+1=1，1+0=1，1+1=10 乘法规则：0.0=0， 0.1=0 ，1.0=0，1.1=1 运算规则 各数位的权是２的幂 二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。 数码为：0～7；基数是8。 运算规律：逢八进一，即：7＋1＝10。 八进制数的权展开式： 如：(207.04)10＝ 2×82 ＋0×81＋7×80＋0×8－1＋4 ×8－2 ＝(135.0625)10 (3)、八进制 (4)、十六进制 数码为：0～9、A～F；基数是16。 运算规律：逢十六进一，即：F＋1＝10。 十六进制数的权展开式： 如：(D8.A)2＝ 13×161 ＋8×160＋10 ×16－1＝(216.625)10 各数位的权是8的幂 各数位的权是16的幂 结论 ①一般地，N进制需要用到N个数码，基数是N；运算规律为逢N进一。 ②如果一个N进制数M包含ｎ位整数和ｍ位小数，即 (an-1 an-2 … a1 a0 · a－1 a－2 … a－m)2 则该数的权展开式为： (M)2 ＝ an-1×Nn-1 ＋ an-2 ×Nn-2 ＋ … ＋a1×N1＋ a0 ×N0＋a－1 ×N-1＋a－2 ×N-2＋… ＋a－m×N-m ③由权展开式很容易将一个N进制数转换为十进制数。 数制转换 （1）二进制数转