LATTICE开发板原理图测试代码软件使用以及中文资料2.pdfVIP

MachXO 培训教程 2005 年 8 月 英文网址： 中文网址： 或 1 MachXO 系列 MachXO系列是新一代的跨越式可编程逻辑器件，支持传统上由高密度的 CPLD或者低容量的FPGA所实现的应用，并且拥有更全面和高性能价格比的结 构和工艺。通过采用130nm的非易失性嵌入式Flash处理工艺，以及用于逻辑 实现的业界标准，4-输入查找表（LUT）的方法，这些新的器件能让系统设计者 在单位逻辑功能上降低50%的成本，而且在特性上有了很大的提升。 MachXO器件不仅能用来处理传统的CPLD应用，在该系列的所有成员中都 增加了分布式存贮器、一种低待机功耗的睡眠模式以及通过莱迪思特有的 TransFR技术来透明地更新逻辑配置的功能。此外，在较大的系列成员中，增 加了对嵌入式RAM（EBR）和锁相环（PLL）时钟电路以及PCI和LVDS I/O的支 持，提供了通常仅在传统的FPGA结构中才有的功能。与此同时，还保留了莱迪 ® 思前几代CPLD（如流行的MACH 器件）的瞬时上电、单片和高速的优点。 MachXO逻辑器件建立在低成本的130nm嵌入式Flash处理工艺上。它能 够在单芯片中瞬时工作，这种特性对于许多CPLD应用来说是十分重要的。高达 3.5ns的管脚至管脚的延时使得器件能够满足当代系统设计的高速要求。 MachXO有两种类型， “E”型和“C”型。“E”型MachXO器件采用了1.2V逻 辑核技术，适用于超低功耗的应用。一个片上的电压调整器使得“C”型 MachXO器件可以支持1.8V， 2.5V或3.3V的外部电压，从而支持传统的系统 电源要求。 在每个器件的内核中是一个查找表阵列，可以用来实现逻辑和小型的分 布式存储器。这个阵列被灵活的I/O所包围，这些I/O能够实现多种流行的 I/O标准，如LVCMOS。在大一些的器件中，还支持PCI和LVDS。 器件的睡眠模式可减少100倍的待机功耗，支持那些要求低功耗的应 用。该器件还支持莱迪思特有的TransFR（透明的现场重新配置）技术，能够 在器件使用SRAM配置存储器继续正常工作的情况下，对Flash配置存储器进行 透明的编程。新的配置可以方便地在数毫秒中从Flash下载到SRAM块中。 TransFR技术使得器件能在不严重中断系统运行的情况下实现更新，确保了现 场逻辑更新的灵活性。 应用 MachXO器件适用于多种功能的实现，诸如总线桥接、接口、控制逻辑、时 钟管理、电源及复位控制、粘合逻辑、存储器控制以及ASIC和FPGA配置。这 些应用能广泛地用于多种终端市场，包括汽车、消费品、通信、计算、工业、 医疗、军用和网络市场。 2 器件的主要特性 • 非易失，无限次重构 －瞬时上电，数微秒 －单片，无外部配置存储器 －很高的设计安全性，不能截取位流 －用数毫秒重构基于SRAM的逻辑 －通过系统配置和JTAG口对SRAM和非易失存储器编程 －支持非易失存储器的后台编程 • 睡眠模式 静态电流减小100倍 • TransFR重构 系统正常工作时，可进行现场更新逻辑 • 大量I/O －256到2280查找表 －73到271个I/O，有多种封装选择 －支持密度迁移 －无铅的、符合RoHS标准的封装 • 嵌入式和分布式存储器 －27Kbits sysMEM嵌入式RAM块 －7.7Kbits分布式RAM －专用