LTE基站中PDSCH高效并行计算FPGA实现.pdfVIP

廖晓强Ⅵ，钱俊伟2，朱字霞” (I．武汉邮电科学研究院。湖北武汉430074；2．北京北方烽火科技有限公司，北京100085) 其并行运算是基于现场可编程门阵列(FPCA)的。由于下行控制信道中数据流量相对下行共享信道偏少，为了保证控制信道与 共享信道下行数据的时序对齐。并且最大程度上节省硬件资源，以满足LTE系统测试要求，必须采用并行计算的处理方式。采 用VHDL语言在Xilivx公司的Virtex一6系列FPGA芯片内成功对该方案进行了验证，并对其进行优化。 【关键词】物理下行共享信道；循环冗余校验；Turbo编码；速率匹配；现场可编程门阵列 【中图分类号】TN914．91 【文献标识码】A FPGA of Parallel ofPDSCHinLTE ImplementationHighEfficiencyComputing Systems LIAO Yuxial’2 Junweil．ZHU Xiaoqiang‘2。QIAN ReseⅡrchInstitute and (J．Wuhan ofPostTelecommunications，Wuhan430074，China； NorthernFiberHome 2．Beijing TechnologiesCo，Ltd．＆耐ng100085，Ch／na， of onFPGA methodbit—level ofthePDSCHbased in3GPPLIEeNodeBis ofless 【Abstract】Aparallelcomputing sivaprooe％ing presented．Because damtr／l侬CinPDCCH to isIlsedinm．fjertomakeStilethedata ofPDCCHandPDSCHa』e and compared 8Jigged PDSCH．the．parallelcomputing timing aresaved the is hardwaremuiceB tomeet ofLTE teat．Themethod and OnVirtex-6n，GAof greatly requirementsystem successfullyprovedoptimized XilinxVHDL． by 【Keywords】PDSCH；CRC；Tud)oencoding；ratematching；FTC_,A 使用FPGA实现LTE基站系统的全部下行信道(包 括物理下行共享信道PDSCH、物理广播信道PBCH、物理 多播信道PMCH、物理下行控制信道PDCCH、物理控制格据MAC下发的信息，完成速率匹配的过程。 上述过程是对数据流的处理过程，使用FPGA完成上 式指示信道PCFICH、物理HARQ指示信道PHICH)的数 据处理过程，已是当下解决方案的趋势。FPGA相对于述过程时，不可能完伞按照该过程来实现，这样有悖于资 DSP的优势在于具有良好的时序控制能力，由于媒体接入 源最优化利用的设计原则。由于整个下行信道处理部分 控制(MAC)层在整个下行链路中执行的调度任务繁重，全部由FPGA完成，因此对于片上逻辑资源以及存储资源 假设在MAC调度效率已经足够高的情况下，为保证演进 的分配，需要在设计前重点考虑。 型UMT