第1章-数字系统EDA设计概论詳解.pptVIP

HDL语言特点 1. HDL语言既包含一些高层程序设计语言的结构形 式，同时也兼顾描述硬件线路连接的具体构件。 2. HDL语言是并发的，即具有在同一时刻执行多任务 的能力。一般来讲编程语言是非并行的，但在实际硬件中 许多操作都是在同一时刻发生的，所以HDL语言具有并发 的特征。 3. HDL语言有时序的概念。一般来讲，编程语言是没 有时序概念的，但在硬件电路中从输入到输出总是有延迟 存在的，HDL语言需要建立时序的概念。 4. 通过使用结构级或行为级描述可以在不同的抽象层 次描述设计，HDL语言采用自顶向下的数字电路设计方 法，主要包括3个领域5个抽象层次. HDL语言特点 --Verilog和VHDL比较 Verilog HDL和VHDL是目前两种最常用的硬件描述语 言，同时也都是IEEE标准化的HDL语言。总的来说，它 们有一下几点不同： 1. 从推出的过程来看，VHDL偏重于标准化的考虑， 而Verilog HDL则和EDA工具结合得更为紧密。 VHDL是为了实现美国国防部VHSIC计划所推出的各 个电子部件供应商具有统一数据交换格式标准的要求。 Verilog HDL的商业气息更浓，它是在全球最大的 EDA/ESDA供应商Cadence公司的支持下针对EDA工具专 门开发