微机的存储系统要点.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微机的存储系统要点.ppt

5.1.1 半导体存储器分类 只读存储器ROM的分类 5.1.2 半导体存储器芯片的结构 1.存储体 2.地址译码电路 单译码和双译码 3.片选和读写控制逻辑 存储器芯片的工作方式 5.1.3 存储器的性能指标 5.2 随机存取存储器RAM 静态 SRAM SRAM芯片2114 SRAM芯片6264 5.3 只读存储器(ROM) EPROM EPROM芯片2716 EEPROM (电擦除) 用加电方法,进行在线(无需拔下,直接在电路中)擦写(擦除和编程一次完成)。 有字节擦写、块擦写和整片擦写方法。 并行EEPROM:多位同时进行。 串行EEPROM:只有一位数据线。 EEPROM芯片2817A 闪烁存储器(Flash Memory) 闪烁存储器也称快速擦写存储器。实际上闪烁存储器属于EEPROM类型,又称Flash ROM,性能优于普通EEPROM。它是Intel公司率先推出的一种新型存储器,在Pentium机主板上,用128KB或256KB的Flash ROM存放BIOS,取代了EPROM和EEPROM。因此现在称BIOS为Flash BIOS。 存储器芯片与CPU的连接 (1) 位扩充 位扩充 (2) 地址扩充 地址扩充 译码器74LS138 5.4 高速缓冲存储器(Cache) 5.4 高速缓冲存储器(Cache) Cache工作原理 由于一般微机中的主存储器主要有MOS型动态RAM构成,其工作速度比CPU低一个数量级,加上CPU的所有访问都要通过总线,所以减少存储器的访问时间是提高计算机速度的关键。在保证系统的性能价格比的前提下,使用高性能的SRAM芯片组成高速小容量的高速缓冲存储器,使用最低价格、最小体积、能提供更大的存储空间的DRAM芯片(或内存条)组成主存储器。 工作原理:CPU访问存储器时,CPU输出访问主存的地址,经地址总线送到Cache的主存地址寄存器MA,经主存-Cache地址转换机构从MA获得地址,并判断该单元的内容是否已经在Cache中存储。如所需的信息存在,称为“命中”,立即把访问地址转换成其在Cache中的地址,随即访问Cache存储器。如果被访问的内容不在Cache中,称为“未命中”,CPU直接访问主存,并将包含该单元的一个存储块的内容及该块的地址,信息装入Cache中。 CPU访问Cache时,找到所需信息的百分比称为命中率。当Cache容量为32KB时,一般的命中率为86%,当Cache的容量为64KB时,命中率为92%。92%的含义是CPU用92%的时间处于零等待中,并访问Cache中的代码和数据。设经过前面的操作Cache中已保存了一个指令序列,当CPU按地址再次访问时,Cache控制器会先分析地址,看其是否已在Cache中,若在,则立即访问;否则,去访问主存。 因为高速缓冲存储器容量远小于低速大容量主存储器,所以它不可能包含主存储器的所有信息。 当高速缓存区内容满时,需要存储新的低速大容量主存储器位置上的内容,以替换旧的位置上的内容。设计高速缓冲存储器的目的是使CPU的访问尽可能在高速缓存器中进行。 Cache基本操作 3.地址映射 (1)直接映射 将主存中的块号(块地址)对Cache中的块数(块的总数)取模,得到其在Cache中的块号。相当于将主存的空间按Cache的大小分区,每个区内相同的块号映射到Cache中的同一块号。 优点:直接映射最简单,块调入Cache时不涉及替换策略问题,地址变换速度快。 缺点:块冲突概率高,当程序反复访问冲突块中的数据时,Cache命中率急剧下降,Cache中有空闲块无法利用。 (2)全相联映射 主存中的每个块可映射到Cache中任意一个块的位置上;优点是具有相当高的Cache命中率,缺点是查找速度慢;数据块调入时存在复杂的替换策略问题。 (3)组相联映射 将Cache和主存各自分为若干组,各组之间采用直接映射,组内各块之间采用全相联映射。特点是主存的某一存储块可调入Cache中一个对应组内的任意块中,是全相联映射和直接映射的折中,即组数为1时就成了直接映射,分组数和块数相等时就成了全相联映射。 4. 替换规则 替换规则应尽量使被替换下的块在下一时间段内最少用到。 (1)先进先出规则FIFO:把最先调进Cache的数据块替换出去。 (2)近期最少使用规则LRU:将Cache中近期使用最少的信息块替换出去。LRU规则需要随时记录Cache中各个块的使用情况,以确定哪个块是近期使用最少的块。 LRU的命中率比FIFO高,加大分组容量,能提高

文档评论(0)

love + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档