多分辨率图像实时采集系统的FPGA逻辑设计.docVIP

多分辨率图像实时采集系统的FPGA逻辑设计 摘要：提出了一种基于FPGA的实时、多分辨率图像采集系统的控制逻辑设计方案；并对其中的图像数据预处理和帧存乒乓刷新机制这两个关键技术进行了阐述；为了验证图像采集系统在整个图像处理系统中所起的作用，还对图像压缩系统的帧率进行了比较实验。实验结果表明，设计并实现的图像采集系统不仅运行稳定，而且显著提高了图像处理系统的整体性能。 随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于可视电话、电视会议、监控系统等各种民用、商用及工业生产领域中。但在这些数字图像处理系统中，一个突出的问题就是数据量庞大，特别是在图像帧率及分辨率要求比较高的场合下，仅用专用的视频压缩芯片（Video ASIC）、专用的视频信号处理器(Video DSP)或通用的高性能数字信号处理芯片（DSP），均无法获得令人满意的效果。为此，人们提出了多种解决方案，其中比较有代表性的方案有以下两种：一是在中央控制器的调度下，两片或多片图像处理主芯片并行对图像进行处理。二是整个图像处理系统由图像采集系统和图像压缩系统组成，其中图像采集系统负责接收原始的图像数据并对其进行一定的预处理；图像压缩系统负责接收图像采集系统预处理后的数据并进行压缩。 本文将基于第二种方案，分析其中图像采集系统的控制逻辑设计思想；并结合图像压缩算法的需求，着重介绍图像数据预处理的控制流程