组成原理存储系统()课件.ppt

有关存储器的基本概念； 存储器的分类和工作原理； 如何由存储器芯片构成实际存储器； DRAM的刷新； RAM、 ROM和高速存储器的相关知识； Cache存储器 考试重点： The End * * 光存储器：利用激光束在具有感光特性的表面上存储信息，并根据激光束的反射读出信息。 * 是计算机 系统的主要存储器容量大、造价低、速度慢。 * 反映了存储空间的大小 同时也反映其发热的程度。 * 目前广泛使用的半导体存储器是MOS半导体存储器； 根据存储信息的原理不同 * T5t6t7t8为串联 * 每一个集成片的存储容量是有限的， * 因为没有了负载管子，需要在一列位线上接有两个公共的 预充管子。根据读出的操作就是刷新的过程的原理，可以对存储器刷新，仅仅使信息不读出到I/O上即可。 * 该电路读出时需要读出放大器来得到存储的信息。这样可以 * 熔丝烧断型PROM: 基本存储电路由1个三极管和1根熔丝组成，可存储一位信息。出厂时，每一根熔丝都与位线相连，存储的都是“0”信息。如果用户在使用前根据程序的需要，利用编程写入器对选中的基本存储电路通以20?50 mA的电流，将熔丝烧断，则该存储元将存储信息“1”。由于熔丝烧断后无法再接通，因而PROM只能一次编程。编程后不能再修改。 * 由这种EPROM作成的片子封装上方有一个石英玻璃窗口，当紫外线照射时，浮空硅栅上的电荷会形成光电荷泄露走，使电路恢复起始状态，擦去原先写入的0信息。经过照射后的EPROM，还可以进行再写，写入后仍作为只读存储使用。 * 在EPROM基础上增加了电路的电擦除和重新编程能力。 * 不同容量的芯片内部电路结构基本相同，从而简化了存储系统实施电路更新的接口电路，以及存储器与CPU的连接。 * 具有高性能、低功耗、高可靠性及瞬间启动能力 * 提高CPU与存储器之间有效的数据传输： 即每次多存取几个字 * 多个模块组成主存储器，线性编址方式有两种：顺序方式和交叉方式。 * Content Addressed Memory * 即内层存储器中的全部信息，都是其相邻外层存储器中一小部分信息的复制品 。 * 当CPU需要访问主存时，给出的一个存储单元的地址会自动变换成cache的地址，查看是否在cache中，作出相应的判断。 CPU访问一个内存地址，首先将地址中的块号和cache中的所有块号比较，如果块号命中，则按照字地址从cache的一行中读出一个字；如果没有命中，按照内存地址从主存中读取这个字。 采用硬件实现，对程序员透明　 地址映射：把主存地址定位到cache中方法。 * 当组相联映象的组内块数大到等于Cache时，就变成什么映象？全相联 而当块数小到只有一块时就变成了什么映象？直接相联 * 该cache一般称为v路组相连cache，表示比较器的规模和存放的灵活程度。 * 但是该策略的命中率不随着容量的变大而减小，其功效只是稍差于前面两种策略. cache的数据内容仅仅是主存的部分拷贝，为了保持他们之间的内容一致，而采用的写操作策略；可选的有三种：写操作统一放到换出时进行。 3.6 cache 存储器 程序运行的局部性原理1： CPU运行程序是一条指令一条指令执行的，指令的地址是连续的，即CPU对内存的访问在相对较短的时间间隔内往往集中于某个局部，特别是碰到循环、递归和反复调用的程序等更是如此。 程序运行的局部性原理2： 在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在访问空间上，这些被访问的程序和数据往往集中在一小片存储区上；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。 解决方案：　　　　　　 选用生产与运行成本不同、存储容量不同、读写速度不同的多种存储介质，组成一个统一管理的存储器系统。 使每种介质都处于不同的地位，起到不同的作用，充分发挥各自在速度、容量和成本方面的优势，从而达到最优性能/价格比。 层次之间应满足的原则： 1. 一致性原则： 处在不同层次存储器中的同一信息应保持相同的值。 2. 包含性原则： 存储在内层（靠近CPU）的信息一定被包含在其外层的存储介质中，反之则不成立。 存储层次需要解决的四个问题： 1、当把一个块调入高一层(靠近CPU)存储器时，可以放在哪些位置上?(映象规则) 2、当所要访问的块在高一层存储器中时，如何找到该块?(查找算法) 3、当发生失效时，应替换哪一块？(替换算法) 4、当进行写访问时，应进行哪些操作?(写策略) cache是一种高速缓冲器，为解决CPU与主存之间速度不匹配而采用的一项重要技术。 3.6.1 cache 基本原理 把Cache和主存分成若干大小相同的块； 基本原理 对主存地址，根据映象规